[发明专利]带有预放大器的互补循环折叠增益自举运算放大器电路

说明书

技术领域

本发明涉及微电子学与固体电子学领域，涉及一种运算放大器，具体为一种带有预放大器的互补循环折叠增益自举运算放大器电路。

背景技术

运算放大器是很多模拟电路最重要的模块之一，广泛应用于模数转换电路，滤波器等模拟信号处理电路中。通常决定了高性能开关电容电路能够达到的精度、速度和功耗等指标。在开关电容电路中，负载通常为纯电容性质，此时单级运算放大器(OTA)功耗优于多级的运算放大器，并且带有增益自举结构的单级运算放大器可以提供非常高的增益。因此，传统的折叠式增益自举OTA放大器获得了广泛的应用。但是，传统的折叠式增益自举OTA放大器具有速度慢、功耗大等缺点。一方面，集成电路的工作速度日益提高；另一方面，目前消费电子领域，以电池为电力的移动便携设备要求电路的功耗尽可能低，从而延长移动便携设备的使用时间。

发明内容

(一)要解决的技术问题

为了克服现有折叠式增益自举OTA速度慢、功耗大的不足，本发明提供了一种带有预放大器的互补循环折叠增益自举OTA，要解决的问题在于，提高增益自举OTA的单位增益带宽GBW，以提高其工作速度，并降低功耗。

(二)技术方案

为解决上述技术问题，本发明提供了一种带有预放大器的互补循环折叠增益自举运算放大器电路，包括：预放大器电路，P型互补输入支路以及N型互补输入支路，其中：

所述预放大器电路包括第一NMOS晶体管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4，和第五NMOS管N5，其中：

第五NMOS管N5源极接地，栅极接N型第一偏置电压Vbn1；第一NMOS管N1的栅极接第一全差分信号VINN；第二NMOS管N2的栅极接第二全差分信号VINP；该第一NMOS管N1的源极与第二NMOS管N2的源极相连后接所述第五NMOS管N5的漏极；第三NMOS管N3、第四NMOS管N4两者的栅极相连后接N型第零偏置电压Vbn0，两者的漏极相连后接电源电压VDD；

所述P型互补输入支路包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3和第四PMOS管P4，其中：该第一PMOS管P1、第二PMOS管P2两者的栅极连接后接所述第一全差分信号VINN；该第三PMOS管P3、第四PMOS管P4两者的栅极连接后接所述第二全差分信号VINP；

所述N型互补输入支路包括：第十六NMOS管N16、第十七NMOS管N17、第十八NMOS管N18和第十九NMOS管N19，其中：第十六NMOS晶体管N16、第十七NMOS管N17两者的栅极互连后接所述第一全差分信号VINN；第十八NMOS管N18、第十九NMOS管N19两者的栅极互连后接所述第二全差分信号VINP。

其中，所述电路还包括：与所述P型互补输入支路相连的P型偏置电压晶体管部分、P型偏置尾电流晶体管对部分、P型共源共栅晶体管部分以及和所述P型共源共栅晶体管部分相连的第一运算放大器；其中，

所述P型偏置电压晶体管部分包括第五PMOS管P5，所述第五PMOS管P5的源极接所述电源电压VDD，栅极接P型第一偏置电压Vbp1，漏极同时与所述第一到第四共四个PMOS管P1～P4的源极相连；

所述P型偏置尾电流晶体管部分包括：第六NMOS管N6、第七NMOS管N7、第八NMOS管N8和第九NMOS管M9，其中：所述第六到第九共四个NMOS管N6～N9的源极都接地；所述第六NMOS管N6、第七NMOS管N7两者的栅极互连后接所述第三PMOS管P3的漏极；所述第八NMOS管N8、第九NMOS管N9两者的栅极互连后接所述第二PMOS管P2的漏极；所述第六NMOS管N6、第一PMOS管P1两者的漏极相连；

所述P型共源共栅晶体管对部分包括：第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12和第十三NMOS管N13，其中：第十NMOS管N10的源极与所述第六NMOS管N6的漏极相连，第十一NMOS管N11的源极与所述第九NMOS管N9的漏极相连，第十二NMOS管N12的源极和所述第七晶体管N7的漏极相连，第十三NMOS管N13的源极和所述第八NMOS管N8的漏极相连，第十二NMOS管N12的漏极和所述第三PMOS管P3的漏极相连，第十三NMOS管N13的漏极和所述第二PMOS管P2的漏极相连，第十二NMOS管N12、第十三NMOS管N13两者的栅极互连后接N型第二偏置电压Vbn2；