[发明专利]一种多层电路板

说明书

技术领域

本发明涉及电子技术领域，具体涉及一种多层电路板。

背景技术

随着电子设备的体积日趋小型化，电子元器件也往体积越来越小的方向发展。电子元器件的体积不断减小，而其引脚的数量却不变甚至增多，必然导致引脚更加稠密，比如手持设备使用的嵌入式CPU，往往有多达上千个引脚，而这些引脚之间的距离往往只有0.5毫米，而且纵横交错，排成阵列状。在电路板(PCB)布线的时候，PCB表面往往没有足够的空间布设直接的引线，为了将这些引脚的信号线引出来，则需要用到埋孔和盲孔。而埋孔和盲孔的加工是难度较大的一种工艺，目前国内掌握了这种技术的厂家很少，即使掌握这门技术的厂家，产品的良率也很低，这就造成使用了埋孔和盲孔的PCB加工成本高，且产品的良率低。

发明内容

本发明实施例提供一种多层电路板，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。

一种多层电路板，该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接。

本发明实施例提供的多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。

附图说明

图1是BGA封装的芯片及其引脚分布的示意图；

图2是多层电路板的示意图；

图3是多层电路板中通孔、埋孔和盲孔的示意图；

图4是本发明对比例提供的多层电路板的示意图；

图5是本发明实施例提供的多层电路板的剖视示意图；

图6是本发明实施例提供的多层电路板表面引线的示意图。

具体实施方式

本发明实施例提供一种多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。以下进行详细说明。

本实施例提供一种多层电路板，该多层电路板的表面布设有多组用于连接电子元器件引脚的引线，该多层电路板的一层结构布设有用于与其中的一组引线连接的走线，该多层电路板上还开设有一组与所述的一层结构布设的走线连接的且容纳有导电介质的通孔，所述的通孔与所述的一组引线通过装设在该多层电路板表面的连接器件连接。以下结合附图进行详细介绍。

在一个实施例中，所述连接器件为表面贴装元器件或者插装元器件。具体的，所述连接器件为电阻或者磁珠或者金属导体。

在一个实施例中，所述的通孔与所述的一组引线之间已布设有限制了所述通孔与所述的一组引线直接连接的其它引线或者通孔或者盲孔。具体的，所述连接器件的一端与所述的通孔连接，另一端与所述的的一组引线连接，中部则跨过所述的其它引线或者通孔或者盲孔且与所述的其它引线或者通孔或者盲孔绝缘。

本发明实施例提供的多层电路板，采用减少盲孔，改用通孔，并将通孔与表面布设的引线通过连接器件搭桥连接的技术方案，可以减少盲孔的种类及数量，进而降低产品的成本，提高产品生产良率。

下面结合附图对本发明的一个对比例进行进一步详细的描述。

请参考图1，示出了典型的BGA封装的芯片及其引脚分布，该芯片的面积为14*14毫米，其具有多列引脚，每一列中的两个引脚的间距为0.5毫米，相邻的两列引脚的间距也为0.5毫米，可以将每一列引脚视为前文所述的一组引脚。

请参考图2，与上述芯片配合的多层电路板具体可以为6层。第2层布设的走线用于接地，为接地层；第5层布设的走线用于连接电源，为电源层；第1、3、4和6层布设的走线可用于连接芯片的引脚。其中，第1层布设的走线用于连接芯片的第1、2列的引脚，该走线可以直接从第1层引出。芯片的第3列及以上其它列的引脚需要与第3、4和6层布设的走线连接，但是此时首(top)层(即第1层)的空间已经被占用，不能将第3、4和6层布设的走线直接通过top层引出，这就导致，只能使用过孔将芯片上的引脚与相应层的走线连接，实现信号传递。

请参考图3，该过孔可以是通孔、盲孔或者埋孔，通孔是贯穿了首(top)层和底(BOTTOM)层的孔；盲孔则贯穿多层电路板某一侧的若干层的孔，例如贯穿了top层以及相邻的若干层的孔，或者贯穿了BOTTOM层以及相邻的若干层的孔；埋孔则是贯串了多层电路板内部若干层的孔，在top层和BOTTOM层埋孔均不可见。