[发明专利]晶体管及其制造方法有效
申请号: | 201010622874.2 | 申请日: | 2010-12-29 |
公开(公告)号: | CN102569396A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 梁擎擎;钟汇才;朱慧珑 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 初媛媛;刘鹏 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶体管 及其 制造 方法 | ||
1.一种晶体管,包括:
衬底,所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层,其中所述晶体管的背栅用于调节所述晶体管的阈值电压;
形成在所述半导体层上的栅极叠层,所述栅极叠层包括栅极电介质和形成在该栅极电介质上的栅电极;
形成在所述栅极叠层的侧壁上的侧墙隔离层;以及
分别位于所述栅极叠层两侧的源区和漏区,
其中,所述栅极叠层的高度小于所述侧墙隔离层的高度。
2.根据权利要求1所述的晶体管,其中所述栅电极包括从以下材料构成的组中选取的材料或材料组合:钛、铝、铜、石墨烯。
3.根据权利要求1所述的晶体管,其中所述栅极叠层的高度为0.5nm至30nm。
4.根据权利要求1至3中任意一项所述的晶体管,其中所述源区和所述漏区中的每一个都包括从所述半导体层的表面凸出的部分。
5.根据权利要求4所述的晶体管,其中在所述源区的凸出的部分和所述漏区的凸出的部分上分别形成有源接触插塞和漏接触插塞。
6.根据权利要求5所述的晶体管,其中所述源区的凸出的部分和所述漏区的凸出的部分包括金属硅化物。
7.根据权利要求6所述的晶体管,其中所述源区的凸出的部分的外表面上和所述漏区的凸出的部分的外表面上分别形成有衬层。
8.一种晶体管,包括:
衬底,所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层,其中所述晶体管的背栅用于调节所述晶体管的阈值电压;
形成在所述半导体层上的栅极叠层,所述栅极叠层包括栅极电介质和形成在该栅极电介质上的栅电极;
形成在所述栅极叠层的侧壁上的侧墙隔离层;
分别位于所述栅极叠层两侧的源区和漏区;以及
形成于所述背栅的一部分上的背栅接触,
其中,所述背栅接触包括从所述背栅的表面凸出的部分,所述源区和所述漏区中的每一个都包括从所述半导体层的表面凸出的部分,并且
所述栅极叠层的高度小于所述侧墙隔离层的高度。
9.根据权利要求8所述的晶体管,其中所述背栅接触通过伪栅与所述源区和漏区隔离。
10.根据权利要求9所述的晶体管,其中所述伪栅包括伪栅叠层,并且所述伪栅叠层的侧壁上形成有侧墙隔离层。
11.根据权利要求8所述的晶体管,其中在所述背栅接触上形成有背栅接触插塞。
12.根据权利要求8至11中任意一项所述的晶体管,其中在所述源区的凸出的部分和所述漏区的凸出的部分上分别形成有源接触插塞和漏接触插塞。
13.一种制造晶体管的方法,包括:
提供衬底,所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层,其中所述晶体管的背栅用于调节所述晶体管的阈值电压;
在所述半导体层上形成栅极叠层,所述栅极叠层包括栅极电介质、形成在所述栅极电介质上的栅电极和形成在所述栅电极上的牺牲层;
在所述栅极叠层的侧壁上形成侧墙隔离层;
在所述栅极叠层的两侧分别形成源区和漏区;以及
选择性去除所述栅极叠层的牺牲层。
14.根据权利要求13所述的制造晶体管的方法,其中所述栅电极包括从以下材料构成的组中选取的材料或材料组合:钛、铝、铜、石墨烯。
15.根据权利要求13所述的制造晶体管的方法,其中所述牺牲层包括半导体材料。
16.根据权利要求15所述的制造晶体管的方法,其中所述半导体材料为多晶硅。
17.根据权利要求13所述的制造晶体管的方法,其中所述牺牲层包括电介质。
18.根据权利要求13所述的制造晶体管的方法,其中在所述栅极叠层的两侧分别形成源区和漏区是通过离子注入进行的。
19.根据权利要求13所述的制造晶体管的方法,其中选择性去除所述栅极叠层的牺牲层是通过刻蚀进行的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010622874.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类