[发明专利]晶体管及其制造方法

说明书

技术领域

本发明涉及一种晶体管。本发明还涉及晶体管的制造方法。

背景技术

晶体管是集成电路中的常用元件。然而，随着半导体工艺向深亚微米甚至纳米级发展，出现了一些新的问题。例如，寄生电容对晶体管性能的影响愈发严重，特别是栅极叠层的高度导致的栅极叠层与电接触之间的寄生电容，已经成为纳米级晶体管性能提升的很大阻碍。此外，由于较小的栅-栅间距，栅极叠层的高度还对用于制造半导体器件的多个工艺模块造成了限制。

因此，为了改善晶体管的性能，所期望的是能够降低栅极叠层的高度。然而，在现有的晶体管中，对于晶体管阈值电压的调节主要依赖于栅极叠层的功函数而该功函数受到栅极叠层的材料以及高度的影响。此外，在用于制造晶体管的工艺流程中，栅极叠层在某些情况下需要具有一定的高度以便用作阻挡层。以上这些因素都限制了栅极叠层高度的降低。

发明内容

本发明的其中一个目的是克服以上缺点中的至少一些，并提供一种改进的晶体管及其制造方法。

根据本发明的一个方面，提供了一种晶体管，该晶体管包括：衬底，所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层，其中所述晶体管的背栅用于调节所述晶体管的阈值电压；形成在所述半导体层上的栅极叠层，所述栅极叠层包括栅极电介质和形成在该栅极电介质上的栅电极；形成在所述栅极叠层的侧壁上的侧墙隔离层；以及分别位于所述栅极叠层两侧的源区和漏区，其中，所述栅极叠层的高度小于所述侧墙隔离层的高度。

发明人已经认识到，可以利用背栅来调节晶体管的阈值电压，从而减少或消除由于阈值电压调节导致的对于晶体管的栅极叠层的材料、高度等的限制。

鉴于这一认知，根据本发明一个实施例的晶体管包括背栅并且该背栅用于调节所述晶体管的阈值电压，并且所述晶体管的栅极叠层的高度小于侧墙隔离层的高度。这种高度降低的栅极叠层能够减小寄生电容从而改善晶体管的性能。

根据本发明的另一方面，提供了一种晶体管，该晶体管包括：衬底，所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层，其中所述晶体管的背栅用于调节所述晶体管的阈值电压；形成在所述半导体层上的栅极叠层，所述栅极叠层包括栅极电介质和形成在该栅极电介质上的栅电极；形成在所述栅极叠层的侧壁上的侧墙隔离层；分别位于所述栅极叠层两侧的源区和漏区；以及形成于所述背栅的一部分上的背栅接触，其中，所述背栅接触包括从所述背栅的表面凸出的部分，所述源区和所述漏区中的每一个都包括从所述半导体层的表面凸出的部分，并且所述栅极叠层的高度小于所述侧墙隔离层的高度。

所提出的晶体管包括形成于背栅的一部分上的背栅接触并且该背栅接触包括从背栅的表面凸出的部分。背栅接触的形成能够在晶体管的背栅与电路中的其他部件之间实现所需的电连接。此外，该晶体管的背栅接触的形成不会破坏已经形成的结构且无需附加的保护层，从而使制造工艺得以简化且降低了制造成本。

根据本发明的又一方面，提供了一种制造晶体管的方法。所述方法包括：提供衬底，所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层，其中所述晶体管的背栅用于调节所述晶体管的阈值电压；在所述半导体层上形成栅极叠层，所述栅极叠层包括栅极电介质、形成在所述栅极电介质上的栅电极和形成在所述栅电极上的牺牲层；在所述栅极叠层的侧壁上形成侧墙隔离层；在所述栅极叠层的两侧分别形成源区和漏区；以及选择性去除所述栅极叠层的牺牲层。

根据本发明的再一方面，提供了一种制造晶体管的方法。所述方法包括：提供衬底，所述衬底至少包括顺序堆叠的晶体管的背栅、绝缘层和半导体层，其中所述晶体管的背栅用于调节所述晶体管的阈值电压；在所述半导体层上形成栅极叠层，所述栅极叠层包括栅极电介质、形成在所述栅极电介质上的栅电极和形成在所述栅电极上的牺牲层；选择性去除所述半导体层和所述绝缘层的一部分从而露出所述背栅的一部分；在所述栅极叠层的侧壁上形成侧墙隔离层；在所述栅极叠层的两侧分别形成源区和漏区；对所述背栅的露出部分、所述源区和所述漏区进行选择性生长，以形成从所述背栅的表面凸出的部分并由此形成背栅接触，并且使得所述源区和所述漏区中的每一个都包括从所述半导体层的表面凸出的部分；以及选择性去除所述栅极叠层的牺牲层。

附图说明

本发明的这些和其它目的、特征和优点将会从结合附图对于本发明示例性实施例的以下详细描述中变得更为清楚明了。在附图中：

图1A示出了根据本发明的一个示例性实施例的晶体管的横截面示意图。

图1B示出了图1A中的晶体管形成接触后的示意图。