[发明专利]半导体存储器器件及其制造方法

说明书

相关申请的交叉引用

本申请要求申请日为2010年12月17日的韩国专利申请No.10-2010-0130133的优先权，其全部内容通过参考援引于此。

技术领域

本发明涉及一种半导体存储器器件及其制造方法。

背景技术

通常，半导体存储器器件(如可擦除可编程只读存储器(EPROM))可具有多重聚合(multi-poly)结构(其中堆叠浮置栅极、氧化物-氮化物-氧化物(ONO)层和控制栅极)。但是，目前，对具有如制造工艺简单及操作良好等优点的单栅极结构的研究正在进行。

图1是示出在对单栅极结构的半导体存储器器件进行编程时的施加电压的形式的视图。下文中，将以下所描述的半导体存储器器件视为EPROM。

通过热沟道电子注入法(hot channel electron injection method)对半导体存储器器件进行编程。一旦将编程电压+Vp施加到N-阱10(也用作控制栅极)，就会通过两个浮置栅极20的耦合比而引发特定电压。

浮置栅极20中引发的电压使NMOS 30中的沟道区的电势(electricpotential)反向，并且一旦将预定电压VDS施加到NMOS 30的漏极31，电流就会从漏极31向源极32流动。

因此，可以将在漏极31的结区周围生成的热沟道电子注入到浮置栅极20，从而NMOS 30的阈值电压可变得更高。

图2是示出在典型的单栅极结构的半导体存储器器件读取数据时的施加电压的形式的视图。

一旦将读取电压+VR施加到N-阱10，就会在浮置栅极20中引发特定电压。另外，将用于读取操作的正漏极电压施加到NMOS 30的漏极31，并且将源极32连接到基准电压。该基准电压可以包括接地电压(GND)或0伏电压，但是不限于此。

如果将电子注入到浮置栅极20且NMOS 30的阈值电压处于高编程状态，则浮置栅极20中引发的特定电压无法使NMOS导通，从而没有电流流动。

此外，如果电子从浮置栅极20流出且NMOS 30的阈值电压处于低擦除状态，则浮置栅极20中引发的特定电压使NMOS导通，从而电流流动。

因而，根据每种情况，可以读取数据。

在典型的单栅极结构的半导体存储器器件中，形成NMOS 30，从而使得进行编程/读取操作的P-阱40电连接到半导体衬底。

因此，虽然图中未示出，但是要在半导体衬底的另一区域实现预定的电路器件，因此，如果将半导体衬底偏置到特定负电势，则可能无法进行操作。

当将半导体衬底偏置到负电势时，为了操作单栅极结构的半导体存储器器件，可形成将P-阱与半导体衬底分离的深N-阱。

但是，由于需要将用作单栅极结构的半导体存储器器件的字线的N-阱10与深N-阱再次分离，所以难以实现该半导体存储器器件，且它的操作会变得不稳定。

此外，由于N-阱10用作控制栅极，该控制栅极将浮置栅极20引发至特定电势，所以需要沿位线方向(该位线被连接到NMOS 30的漏极31)将其与N-阱10分离。

因此，半导体存储器器件的单元尺寸会变大，并且难以将该半导体存储器器件应用于大容量存储器器件。

发明内容

本发明的实施例提供一种半导体存储器器件及其制造方法，该半导体存储器器件在低电压环境中稳定地操作且将单元尺寸与外围电路区的尺寸最小化。

在一个实施例中，一种半导体存储器器件，其包括：第一导电型阱和第二导电型阱，被置于半导体衬底上；第一栅极和第二栅极，分别被置于第一导电型阱和第二导电型阱上；第二导电型第一离子注入区和第二导电型第二离子注入区，该第二导电型第一离子注入区被置于第一导电型阱中且位于第一栅极的一侧，该第二导电型第二离子注入区被置于第一导电型阱中且位于第一栅极的另一侧；第一导电型第一离子注入区和第一导电型第二离子注入区，该第一导电型第一离子注入区被置于第二导电型阱中且位于第二栅极的一侧，该第一导电型第二离子注入区被置于第二导电型阱中且位于第二栅极的另一侧；以及电线，电连接第二导电型第二离子注入区与第一导电型第一离子注入区。