[发明专利]芯片载体的无核制作方法

说明书

技术领域

本发明涉及制造电路板技术领域，具体地，涉及一种芯片载体的无核制作方法。

背景技术

电子技术的快速发展使得半导体器件的集成度越来越高，使封装基板逐渐由单层板向多层板发展，例如高密度PCB(印刷电路板)封装基板。为了提高PCB封装基板的集成度，采用层间连接技术将多层精细线路层连接，以在有限的空间获得较多可利用的布线面积，精细线路层通常是指线宽和线间距为25um的线路层。

在基于无核制作工艺制作精细线路产品时使用目前含玻璃纤维的绝缘层材料制作容易出现因研磨后的玻璃纤维暴露严重的情况其直接影响到后续精细线路与绝缘层之间的结合力，造成产品的可靠性差与合格率低的问题。

发明内容

为解决上述问题，本发明提供一种芯片载体的无核制作方法，用于现有技术中芯片载体的成品率低、成本高的问题。

本发明提供一种芯片载体的无核制作方法，其中，包括：

在载板上制备至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板；

在所述内层精细线路板的至少一面上制备至少一层导电柱层、至少一层外层绝缘层和至少一层外层精细线路层。

优选地，所述内层绝缘层材料和/或所述外层绝缘层材料为纯树脂，所述纯树脂包括：环氧树脂、聚酰亚胺树脂或双马来酰亚胺三嗦BT树脂。

优选地，所述载板为铜质载板。

优选地，所述在载板上制备至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板之前还包括：

将所述载板进行抛光处理，且优选地，使所述载板的粗糙度在0.1-0.3μm之间。

优选地，所述在载板上制备至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板包括：

在载板上电镀第一精细线路层和内层导电柱层；

在所述第一精细线路层和内层导电柱层上覆盖内层绝缘层，对所述内层绝缘层进行层压和研磨处理得到所述内层绝缘层和内层导电柱层组成的平面；

在所述内层绝缘层和内层导电柱层组成的平面上通过金属沉积或金属喷溅的方式制作一层导电种子层，在所述导电种子层上制备第二精细线路层。

优选地，所述在载板上电镀第一精细线路层和内层导电柱层包括：

对所述第一精细线路层和内层导电柱层进行棕化处理后，在所述第一精细线路层和内层导电柱层上覆盖一层所述内层绝缘层。

优选地，通过沉铜、金属喷溅或闪镀的方式在所述平面上制备所述导电种子层。

优选地，所述在载板上制作至少两层精细线路层、位于所述至少两层精细线路层之间的内层导电柱层和内层绝缘层，以获得内层精细线路板之前还包括：

在经过抛光处理的所述载板上制备一层导电种子层，在所述导电种子层上制备所述内层精细线路板。

优选地，所述在所述内层精细线路板的至少一面上制备至少一层导电柱层、至少一层外层绝缘层和至少一层外层精细线路层包括：

在所述内层精细线路板双面中的一面制备第一导电柱层和第一外层绝缘层，在所述内层精细线路板双面中的另一面和制备第二导电柱层、第二外层绝缘层；

分别对所述第一外层绝缘层和第二外层绝缘层进行层压和研磨处理得到所述第一外层绝缘层和所述第一导电柱层组成的平面以及所述第二导电柱层和所述第二外层绝缘层组成的平面；

分别在所述第一外层绝缘层和所述第一导电柱层组成的平面制备第三导电种子层以及所述第二导电柱层和所述第二外层绝缘层组成的平面制备第四导电种子层；

分别在所述第三导电种子层上制备第三精细线路层以及在所述第四导电种子层上制备第四精细线路层。

优选地，所述在所述内层精细线路板双面中的一面制备第一导电柱层和第一外层绝缘层，在所述内层精细线路板双面中的另一面和制备第二导电柱层、第二外层绝缘层包括：

对所述第一导电柱层的表面和第二导电柱层的表面进行棕化处理。

本发明还提供了一种芯片载体，其中，所述芯片载体采用上述的任意一项无核制作方法制作得到。

优选地，所述精细线路层的线宽和/或线间距小于或等于25um，优选地小于或等于15um，例如为10um。

本发明具有下述有益效果：