[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种改善热载流子效应的 半导体器件及其制造方法。

背景技术

随着半导休器件的集成度变得更高，晶体管源极和漏极间的距离越来越小。 随着源极与漏极间的沟道区由于漏极的高度集成而变得更短，变短的沟道区将 引发短沟道效应。短沟道效应将引发沟道热载流子注入效应(Channel Hot Electron Injection)。沟道热载流子注入效应是小尺寸MOSFET中热载流子所呈 现出的一种现象，也称为沟道雪崩注入效应，即是沟道中部分高能量的热载流 子往栅氧化层注入的一种现象。当沟道中电场很强时，由于漏结雪崩击穿或沟道 雪崩击穿倍增出的载流子，若在两次碰撞之间积累起的能量足以跨越Si-SiO₂界 面势垒(电子势垒＝3.15eV，空穴势垒＝3.8eV)，则这些热载流子(同时若获得纵 向的动量的话)就有可能注入到栅氧化层中去(因为电子与空穴的平均自由程不 同，则电子注入的几率要比空穴高3个数量级)。一般，p-沟器件的雪崩注入现 象要强于n-沟器件，因为p-沟器件的漏极电位对电子注入起着促进作用，而对 空穴注入起着抑制作用。

沟道热载流子注入效应将使半导体器件的电特性和可靠性恶化。因此，为 了减小短沟道效应，可将具有低浓度杂质分布的轻掺杂漏极(LDD)结构置于漏极 区与沟道区之间，或者在漏极与沟道之间执行离子注入工艺，这将使热载流子 效应或穿通效应最小化。但如果在漏极或源极中的离子注入或扩散工艺中发生 意外问题，热载流子将必然使MOSFET元件的工作特性更加恶化。

发明内容

本发明要解决的技术问题是提供一种改善热载流子效应的半导体器件及其 制造方法，以解决半导体器件中存在沟道热载流子注入效应的问题。

为解决上述技术问题，本发明一种半导体器件，包括：

具有沟道区的衬底，所述衬底包括硅衬底和位于所述硅衬底上的硅锗层；

位于所述沟道区之上的栅极结构，所述栅极结构包括栅介电层和栅电极；

形成于所述栅极结构两侧的侧墙；

形成于衬底中，位于所述沟道区两侧的源/漏区，所述源/漏区包括轻掺杂源 /漏区和重掺杂源/漏区；

所述硅锗层内，从与所述硅衬底相邻的面到与所述栅极结构相邻的面间， 其锗的组分百分比从高到低依次递减。

可选的，所述硅锗层内锗组分百分比的最高值的范围为5％至100％。

可选的，所述硅锗层内锗的组分百分比的最低值为0％。

可选的，所述硅锗层的厚度为10埃～1000埃。

本发明还提供一种半导体器件制造方法，包括以下步骤：

提供一硅衬底，在所述硅衬底上形成硅锗层，所述硅锗层内，从与所述硅 衬底相邻的面到与所述栅极结构相邻的面间，其锗的组分百分比从高到低依次 递减；所述硅衬底和其上形成的硅锗层共同组成衬底；

在所述硅锗层上形成栅极结构，所述栅极结构由下而上包括栅介电层与栅 电极；

在所述栅极结构两侧的衬底上注入低浓度杂质离子，在所述栅极结构两侧 的衬底的表面中形成轻掺杂源/漏区；

在所述衬底上，所述栅极结构的两侧形成侧墙；

在所述侧墙两侧的所述衬底上注入高浓度杂质离子，形成重掺杂源/漏区， 从而形成包含有轻掺杂源/漏区和重掺杂源/漏区的源/漏区。

可选的，所述硅锗层内锗的组分百分比的最高值的范围为5％至100％。

可选的，所述硅锗层内锗的组分百分比的最低值为0％。

可选的，所述硅锗层的厚度为10埃～1000埃。

可选的，形成所述硅锗层时采用外延工艺、超高真空化学气相沉积工艺、 常压化学气相沉积工艺或减压化学气相沉积工艺其中之一实现。

可选的，采用外延工艺实现时，在压力为10至15千帕，温度为600～950 ℃的条件下进行；硅源前驱气体可以为硅烷(SiH₄)、二氯硅烷(SiH2Cl2，简称DCS) 和三氯硅烷(SiHCl3，简称TCS)；锗源前驱气体为GeH4，其气体流量在淀积过 程中逐渐变小；载气为氢气。