[实用新型]高速实时联动控制电路及芯片

权利要求书

1.一种高速实时联动控制电路，其特征是包括CPU读写控制模块、FIFO模块、FIFO读取控制模块、初始化模块、辅助控制模块、插补控制模块和输出控制模块；所述CPU读写控制模块的数据输入端接收外部控制数据，它的数据输出端连接FIFO模块的输入端；FIFO模块的输出端连接FIFO读取控制模块，FIFO读取控制模块的输出端连接初始化模块输入端，初始化模块输出端分别连接辅助控制模块和插补控制模块的输入端；辅助控制模块和插补控制模块的输出端分别连接输出控制模块的输入端，输出控制模块的输出端即为本电路的输出端；所述FIFO模块内还包括监测FIFO空/满状态的检测模块。

2.根据权利要求1所述的高速实时联动控制电路，其特征是还包括数据校验模块和状态寄存器；所述CPU读写控制模块的数据输出端通过内部总线连接数据校验模块的数据输入端，数据校验模块的数据输出端通过所述内部总线连接FIFO模块的数据输入端；

状态寄存器的输入端通过所述内部总线连接所述数据校验模块的状态输出端；状态寄存器的输出端通过所述内部总线连接CPU读写控制模块状态输入端；

所述监测FIFO空/满状态的检测模块的数据输出端连接状态寄存器数据输入端，CPU可读取/设置状态寄存器。

3.根据权利要求2所述的高速实时联动控制电路，其特征是所述状态寄存器通过内部总线与CPU读写控制模块进行双向通信。

4.根据权利要求1、2或3所述的高速实时联动控制电路，其特征是所述辅助控制模块由指令判别电路、开关量输出电路与模拟量输出电路构成；所述指令判别电路的输入端即为辅助控制模块的输入端，指令判别电路输出使能信号分别给开关量输出电路与模拟量输出电路；开关量输出电路与模拟量输出电路的输出即为辅助控制模块的输出。

5.根据权利要求1、2或3所述的高速实时联动控制电路，其特征是所述插补控制模块有多个。 

6.根据权利要求5所述的高速实时联动控制电路，其特征是所述插补控制模块包括圆弧插补控制模块和直线插补控制模块。

7.一种高速实时联动控制芯片，其特征是该芯片是可编程逻辑器件；该可编程逻辑器件集成有权利要求1～6任一所述的高速实时联动控制电路。

8.根据权利要求7所述的高速实时联动控制芯片，其特征是所述可编程逻辑器件是CPLD或FPGA。