[实用新型]高速实时联动控制电路及芯片

说明书

技术领域

本实用新型属于工业控制领域，具体是一种高速实时联动控制电路及芯片。

背景技术

多任务分时操作系统在计算机领域得到迅速发展，利用PC强大的数据处理功能、人机交互功能、图形功能开发高度智能化的数控系统是目前数控领域的一个重要发展方向。基于PC的数控系统一般采用多处理器结构，下位机多采用基于DSP、ARM或者单片机的结构，该种架构的优点包括：实时性强、下位机带有处理器，功能强大、可修改程序升级，开放性好、可实现复杂控制，如图1。虽然该架构有上述优点，但是存在集成度、可靠性、系统结构比较复杂等问题。

发明内容

为了解决现有技术中存在的上述问题，本实用新型基于可编程逻辑器件，提出适用于多任务非实时操作系统的多轴联动高速实时联动控制芯片的系统结构，具体是一种高速实时联动控制电路及芯片，具体技术方案如下：

一种高速实时联动控制电路，包括CPU读写控制模块、FIFO模块、FIFO读取控制模块、初始化模块、辅助控制模块、插补控制模块和输出控制模块；所述CPU读写控制模块的数据输入端接收外部控制数据，它的数据输出端连接FIFO模块的输入端；FIFO模块的输出端连接FIFO读取控制模块，FIFO读取控制模块的输出端连接初始化模块输入端，初始化模块输出端分别连接辅助控制模块和插补控制模块的输入端；辅助控制模块和插补控制模块的输出端分别连接输出控制模块的输入端，输出控制模块的输出端即为本电路的输出端；所述FIFO模块内还包括监测FIFO空/满状态的检测模块。

还包括数据校验模块和状态寄存器；所述CPU读写控制模块的数据输出端通过内部总线连接数据校验模块的数据输入端，数据校验模块的数据输出端通过所述内部总线连接FIFO模块的数据输入端；

状态寄存器的输入端通过所述内部总线连接所述数据校验模块的状态输出端；状态寄存器的数据输出端通过所述内部总线连接CPU读写控制模块状态输入端；

所述监测FIFO空/满状态的检测模块的数据输出端连接状态寄存器数据输入端，CPU可读取/设置状态寄存器。

所述状态寄存器通过内部总线与CPU读写控制模块进行双向通信。

辅助控制模块由指令判别电路、开关量输出电路与模拟量输出电路构成；所述指令判别电路的输入端即为辅助控制模块的输入端，指令判别电路输出使能信号分别给开关量输出电路与模拟量输出电路；开关量输出电路与模拟量输出电路的输出即为辅助控制模块的输出。

所述插补控制模块有多个，包括圆弧插补控制模块和直线插补控制模块。

圆弧插补控制模块由余数寄存器、积分电路、被积函数寄存器、终点判别电路、基准脉冲发生电路、脉冲溢出电路构成；

直线插补控制模块结构由余数寄存器、积分电路、被积函数寄存器、终点判别电路、基准脉冲发生电路、脉冲溢出电路构成。

一种高速实时联动控制芯片，该芯片是可编程逻辑器件；该可编程逻辑器件集成有上述的高速实时联动控制电路。所述可编程逻辑器件是CPLD或FPGA。

本实用新型为缓解非实时多任务操作系统与高速实时运动控制之间的矛盾，在电路(或可编程逻辑器件)中设置一定数量的指令队列，指令队列不满时，PC通过局部总线，利用CPU空闲时间将运动控制指令写入本电路(或可编程逻辑器件)，同时可编程逻辑器件通过局部总线为PC提供工作状态，供其查询。

本实用新型可以应用于工业运动控制领域，与现有技术相比，应用本实用新型的有益效果如下：

1、本电路可以通过大规模集成电路实现复杂运动控制，集成度高，可靠性好；

2、可以采用专用芯片(集成电路)取代传统单片机、DSP等处理器，易用性好，外围电路简单，成本极大降低；

3、专用芯片内置大容量先入先出(FIFO)电路，缓解了上位PC机多任务操作系统与下位机强实时运动控制间的矛盾。

4、可编程逻辑器件的资源丰富、运算由硬件完成，速度快。本实用新型提供了一个开放的IP核，可移植到其它可编程器件。

附图说明

图1是现有技术中基于PC的上下位机数控系统；

图2是应用本电路的数控系统；

图3是本电路的结构图；

图4是本例的结构图；

图5是图4中的状态寄存器结构示意图；

图6是图4中的辅助控制模块结构示意图；

图7是图4中的圆弧插补控制模块结构示意图；

图8是图4中的直线插补控制模块结构示意图。

具体实施方式

下面结合附图，以FPGA为例对本实用新型作进一步说明。