[实用新型]拼组式的模拟测试电路系统有效
| 申请号： | 201020162337.X | 申请日： | 2010-04-07 |
| 公开（公告）号： | CN201741144U | 公开（公告）日： | 2011-02-09 |
| 发明（设计）人： | 陈敏郎;张维轩 | 申请（专利权）人： | 英业达股份有限公司 |
| 主分类号： | G06F11/26 | 分类号： | G06F11/26 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;张燕华 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 拼组式 模拟 测试 电路 系统 | ||
【权利要求书】：
1.一种拼组式的模拟测试电路系统，其特征在于，包括：
多个基板，各该基板具有至少一拼接部，相邻的各该基板的该拼接部相互匹配，借以将各该基板相互拼接至一模拟拼接位置；以及
多个电子零组件，各该电子零组件分别设置在各该基板上，各该电子零组件具有一实际排列位置，各该基板根据该实际排列位置而对应调整该模拟拼接位置。
2.根据权利要求1所述的拼组式的模拟测试电路系统，其特征在于，该些基板分别具有至少一导电片，该些电子零组件电性设置在该导电片上，且该导电片电性连接于一外部电源。
3.根据权利要求2所述的拼组式的模拟测试电路系统，其特征在于，该基板具有至少一定位槽，该导电片容设该定位槽内。
4.根据权利要求1所述的拼组式的模拟测试电路系统，其特征在于，该拼接部为一拼接块或一拼接槽，且相互拼接的各该基板的该拼接块或该拼接槽相互匹配。
5.根据权利要求1所述的拼组式的模拟测试电路系统，其特征在于，该些电子零组件的至少其中之一为一记忆体插槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英业达股份有限公司，未经英业达股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201020162337.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种双层铝木复合窗框
- 下一篇：一种智能化电力财务专用保险箱
