[实用新型]拼组式的模拟测试电路系统

说明书

技术领域

本实用新型涉及一种模拟测试电路系统，特别涉及一种拼组式的模拟测试电路系统。

背景技术

一般计算机主机板在设计过程中，会依据各类电子零组件(中央处理器、记忆体模块、散热器、电源供应器、硬盘机等)的规格，计算出这些电子零组件于运作时所产生的热量，以模拟出这些电子零组件在主机板上最佳的安装位置及热流状态，进而提高主机板的整体散热效率。

举例来说，每当记忆体模块推出新规格时，为了设计搭配此记忆体模块的散热片与风扇转速，通常会以计算机程序软件计算出记忆体模块于各种运作状态下的负载变动情形，以估计出记忆体模块的热量变化。然而，此种软件测试方式，只能推算出概略的数据，与实测中所测得的数据差异甚大。

再者，另有一种现有技术的实测方式。主要在一块测试主机板上设置有多个电子零组件(例如类记忆体模块)，并于各个电子零组件上分别设置有至少一被动组件(如电阻或晶体管)，再以一电源线连接此被动组件。于被动组件通电后可产生一热能，以在这些电子零组件上模拟主机板的实际热流状态。然而，此种模拟实测用的测试主机板及电子零组件，直接将电源线焊设在被动组件上，极容易因电源线增加系统内部的电阻值，造成无法真实反应出电子零组件的实际模拟热传与流阻状态，进而影响整体实验数据的准确性。

此外，电子零组件有各种规格。以记忆体模块来说，其目前规格有同步动态随机存取记忆体(SDRAM)、双倍同步动态随机存取记忆体(DDR SDRAM)，甚至第二代双倍数据率同步动态随机存取记忆体(DDR2)、第三代双倍数据率同步动态随机存取记忆体(DDR3)等。若要在每块测试主机板上测试有不同条件的记忆体模块时，例如记忆体芯片数量规格为18片(pcs)、32片等，或是各记忆体模块之间的间距规格为380密耳(mil)、390密耳及400密耳等。则必须针对各种规格的记忆体模块来个别制造对应规格的测试主机板。

此种设计，将局限测试主机板仅能应用于特定规格的记忆体模块，而造成厂商必须生产多种规格的测试主机板，方能测试各式记忆体模块，无形之中，将会库存成本的增加。再者，此种测试主机板在设计规划上，是将这些电子零组件完全固定在测试主机板的预定位置。无法因应各电子零组件的热场分布状态，而实时在测试主机板改变电子零组件的安装位置。若要改变电子零组件在测试主机板上的安装位置，势必要重新设计一块测试主机板。如此，将导致制造成本的增加及延误测试的时间。

实用新型内容

有鉴于此，为解决现有的测试主机板所安装的电子零组件位置是固定式的，无法依据各电子零组件的测试结果(如热场分布状态)，而实时改变电子零组件的安装位置。因此，本实用新型的目的在于提供一种拼组式的模拟测试电路系统，其可模拟实体电子零组件的各种操作状态(如热场分布状态)，以作为选择各电子零组件的配置位置参考，进而节省测试成本并大幅缩减测试时间。

根据本实用新型所揭露的拼组式的模拟测试电路系统，包括有多个基板及多个电子零组件。其中，多基板分别具有至少一拼接部，且相邻的各基板的拼接部相互匹配，借以将各基板相互拼接至一模拟拼接位置。而多电子零组件分别设置在各基板上，各电子零组件具有一实际排列位置，各基板依据此实际排列位置而对应调整模拟拼接位置。

上述的拼组式的模拟测试电路系统，其中，该些基板分别具有至少一导电片，该些电子零组件电性设置在该导电片上，且该导电片电性连接于一外部电源。

上述的拼组式的模拟测试电路系统，其中，该基板具有至少一定位槽，该导电片容设该定位槽内。

上述的拼组式的模拟测试电路系统，其中，该拼接部为一拼接块或一拼接槽，且相互拼接的各该基板的该拼接块或该拼接槽相互匹配。

上述的拼组式的模拟测试电路系统，其中，该些电子零组件的至少其中之一为一记忆体插槽。

本实用新型的功效在于，可依据电子零组件的实际排列位置，而对应改变各基板之间的模拟拼接位置，以有效地模拟出这些电子零组件的最佳安装位置，进而提高主机板的测试效率及节省整体测试时间。

以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。

附图说明

图1A为根据本实用新型一实施例的基板外观示意图；

图1B为根据本实用新型另一实施例的基板外观示意图；

图1C为根据本实用新型再一实施例的基板外观示意图；

图2为根据本实用新型将各基板拼组成测试板的外观示意图；

图3为根据本实用新型的基板设置有类记忆体的分解示意图；