[实用新型]基于线性反馈移位寄存器的集成电路准单跳变测试向量生成器

说明书

技术领域

本实用新型涉及一种准单跳变测试向量生成器，尤其涉及一种基于线性反馈移位寄存器的集成电路低功耗内建自测试准单跳变测试向量生成器。

背景技术

随着超大规模集成电路（VLSI）系统复杂度和工艺复杂度的提高，特别是系统芯片(SoC)的出现，使得集成电路的测试越来越困难。尤其是测试模式下的功耗大大高于工作模式的功耗问题，已经严重地影响到集成电路工作的可靠性和器件的成品率。因此，低功耗测试对集成电路系统设计变得越来越重要。

内建自测试（BIST）作为一种有效的测试方法，在集成电路和系统芯片的测试中得到了广泛的应用。但是内建自测试中的测试生成器产生的测试向量之间的相关性很低，导致了测试时的高热量，使集成电路性能变坏，严重时将烧毁芯片。为了解决这一问题，特别是为了解决超深亚微米工艺技术下和系统芯片发展带来的测试过程中功耗过大的问题，急需发明一种用于超大规模集成电路和系统芯片的内建自测试低功耗准单跳测试向量生成器。

发明内容

本实用新型针对现有内建自测试中的测试生成器产生的测试向量之间的相关性很低，导致测试时的高热量，使集成电路性能变坏，严重时将烧毁芯片等缺点，而提供了一种用于超大规模集成电路和系统芯片的内建自测试中，具有测试功耗低，电路结构简单的基于线性反馈移位寄存器的准单跳测试向量生成器。

为了解决上述技术问题，本实用新型通过下述技术方案得以解决：

包括被测电路，线性反馈移位寄存器与两输入与门和寄存器电连接，并且与两输入异或门电连接；两输入与门与触发器电连接，两输入异或门与被测电路电连接。

线性反馈移位寄存器的输出端接到异或门的输入端；寄存器的输出端接到异或门的另一输入端；异或门的输出端接到被测电路的输入端。

触发器与寄存器公用一个时钟脉冲信号Clock；触发器的置位端SET与寄存器的复位端CLR连接在一起，触发器的输出端                                                连接两输入与门的一个输入端，两输入与门的另一个输入端与触发器的输入端D和寄存器的端相连接；两输入与门的输出端连接到线性反馈移位寄存器的时钟输入端LFSR_Clock和寄存器的输入端D。

本技术方案中，寄存器用来产生一定数目的测试向量，线性反馈移位寄存器的输出控制信号r_i与相应寄存器输出的控制信号s_i，相异或后作为被测电路的测试输入信号x_i，当r_i为‘0’时，相应的异或门输出为。显然，只有当寄存器经历一个周期后回到全‘0’状态时，线性反馈移位寄存器，才有一个时钟脉冲到来。寄存器的输出信号与线性反馈移位寄存器的输出信号两两异或后，即可产生出相邻向量只有一位不同的准单跳变测试向量。

与现有的技术比较，本实用新型的有益效果是：由于该测试序列生成器产生的准单跳变测试向量具有很高的相关性，可以大大降低被测集成电路内部开关翻转活动率（WSA），实现对器件的低功耗测试，特别适用于超大规模集成电路（VLSI）和系统芯片(SoC)的内建自测试。

附图说明

图1为本实用新型的电路原理图。

具体实施方式

下面结合附图1与实施例对本实用新型作进一步详细描述：

实施例   包括被测电路6，线性反馈移位寄存器1与两输入与门4和寄存器2电连接，并且与两输入异或门3电连接；两输入与门4与触发器5电连接，两输入异或门3与被测电路6电连接。

线性反馈移位寄存器1的输出端接到异或门3的输入端；寄存器2的输出端接到异或门3的另一输入端；异或门3的输出端接到被测电路6的输入端。此外，触发器5与寄存器2公用一个时钟脉冲信号Clock；触发器5的置位端SET与寄存器2的复位端CLR连接在一起，成为本测试生成器的Reset控制端。触发器5的输出端连接两输入与门4的一个输入端，两输入与门4的另一个输入端与触发器5的输入端D和寄存器2的端相连接；两输入与门4的输出端连接到线性反馈移位寄存器1的时钟输入端LFSR_Clock和寄存器2的输入端D。