[实用新型]瞬态电压抑制二极管的复合内钝化层结构

说明书

技术领域：

本实用新型涉及一种半导体器件，更具体地说涉及一种瞬态电压抑制二极管的复合内钝化层结构。

背景技术：

在现有技术中，为有效地保护控制系统中电子元器件免受静电、电感性负载切换时产生的瞬变电压或感应雷所产生的浪涌脉冲带来的损害，瞬态电压抑制二极管忆广泛地应用于家用电器、电子仪表、通讯设备、电源、计算机系统等各个领域。目前市购的瞬态电压抑制二极管的不足之处是：采用简单单层的玻璃层作为半导体器件表面覆盖保护介质膜，其固定和阻止有害杂质对器件表面的沾污能力以及封装后的热稳定性和可靠性均较差，使得产品无法达到很好的散热效果，经温度冲击和功率老炼筛选后，因内部材料热膨胀系数差异的影响，产品的寿命短、淘汰比例高。

实用新型内容：

本实用新型的目的是针对现有技术不足之处而提供一种特性优良、性能稳定、实用性好的瞬态电压抑制二极管的复合内钝化层结构。

本实用新型的目的是通过以下措施来实现：一种瞬态电压抑制二极管的复合内钝化层结构，包括有由中间层单晶硅本体、依附在中间层单晶硅本体的上掺杂层和下掺杂层组成的芯片体、台面、上电极金属层、下电极金属层，其特征在于，所述由中间层单晶硅体与上掺杂层构成的上台面上依次层叠有多晶硅薄膜、氮化硅薄膜、玻璃钝化层组成的上复合内钝化层；所述上电极金属层位于芯片体上复合多层钝化区的中间，下电极金属层位于下掺杂层的外侧。

所述上掺杂层为P型硼结区，下掺杂层为衬底N型磷结区。

所述上掺杂层为N型磷结区，下掺杂层为衬底P型硼结区。

所述上、下掺杂层均为P型硼结区，由中间层单晶硅体与下掺杂层构成的下台面与中间层单晶硅体与上掺杂层构成的上台面相对应，下台面同样依次层叠有多晶硅薄膜、氮化硅薄膜、玻璃钝化层组成的下复合内钝化层，下电极金属层位于芯片体下复合多层钝化区的中间。

所述上、下掺杂层均为N型磷结区，由中间层单晶硅体与下掺杂层构成的下台面与中间层单晶硅体与上掺杂层构成的上台面相对应，下台面同样依次层叠有多晶硅薄膜、氮化硅薄膜、玻璃钝化层组成的下复合内钝化层，下电极金属层位于芯片体下复合多层钝化区的中间。

与现有技术相比，由于采用了本实用新型的瞬态电压抑制二极管的复合内钝化层结构，具有以下优点：以多晶硅膜作为氮化硅膜的粘附层，而氮化硅膜是惰性介质，有着超高致密性、超强硬度、异常稳定的化学特性及优秀的离子与水汽阻挡能力，再覆盖上特殊的玻璃钝化材料，最后在器件的电极引出端两面用真空离子蒸发或真空溅射镀膜形成金属层，从而确保了后工序封装的质量、以及使用过程中的高稳定性和高可靠性。本实用新型采用氮化硅薄膜固定和阻止有害杂质如钠离子等为主体的多层复合表面内钝化结构，抗钠能力强、漏电流明显降低，热稳定性好，本产品具有单向复合内钝化层和双向复合内钝化层结构，可供需要进行选择。

附图说明：

图1为本实用新型实施例单向瞬态电压抑制二极管结构示意图。

图2为本实用新型实施例双向瞬态电压抑制二极管结构示意图。

图中标识：中间层单晶硅本体100、上掺杂层101、多晶硅薄膜102、氮化硅薄膜103、玻璃钝化层104、下掺杂层105、上电极金属层106、下电极金属层107。

具体实施方式：

下面结合附图对具体实施方式作详细说明：

图1给出了本实用新型实施例单向瞬态电压抑制二极管结构示意图。图中，一种瞬态电压抑制二极管的复合内钝化层结构，包括有由中间层单晶硅本体100、依附在中间层单晶硅本体的上掺杂层101和下掺杂层105组成的芯片体、台面、上电极金属层106、下电极金属层107；所述由中间层单晶硅体100与上掺杂层101构成的上台面108上依次层叠有多晶硅薄膜102、氮化硅薄膜103、玻璃钝化层104组成的上复合内钝化层；所述上电极金属层106位于芯片体上复合多层钝化区的中间，下电极金属层107位于下掺杂层105的外侧。单向瞬态电压抑制二极管可有下列两种结构以适应不同的需要：上掺杂层101为P型硼结区，下掺杂层105为衬底N型磷结区；或上掺杂层101为N型磷结区，下掺杂层105为衬底P型硼结区。