[实用新型]用于低功耗VLSI的PN混合下拉网络多米诺异或门无效
| 申请号： | 201020574325.8 | 申请日： | 2010-10-15 |
| 公开（公告）号： | CN201854266U | 公开（公告）日： | 2011-06-01 |
| 发明（设计）人： | 汪金辉;吴武臣;侯立刚;宫娜;耿淑琴;张旺;袁颖 | 申请（专利权）人： | 北京工业大学 |
| 主分类号： | H03K19/21 | 分类号： | H03K19/21 |
| 代理公司： | 北京思海天达知识产权代理有限公司 11203 | 代理人： | 魏聿珠 |
| 地址： | 100124 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 功耗 vlsi pn 混合 下拉 网络 多米诺异 | ||
【权利要求书】：
1.用于低功耗VLSI的PN混合下拉网络多米诺异或门，包括输入信号端，输出信号端，时钟信号端，预充管，保持管，时钟管，输出静态反相器和混合下拉网络；其特征在于：混合下拉网络中的两个NMOS管，每个管的一端接PMOS管，每个管的另一端接动态结点，两个PMOS管另一端接时钟管；或是混合下拉网络中的两个PMOS管，每个管的一端接NMOS管，每个管的另一端接动态结点，NMOS管另一端接时钟管；PN混合型下拉网络多米诺异或门中，所有PMOS管的衬底接电源电压，所有NMOS管的衬底接地电压。
2.根据权利要求1用于低功耗VLSI的PN混合下拉网络多米诺异或门，其特征在于：用于低功耗VLSI的PN混合下拉网络多米诺异或门中，晶体管的宽长比W/L，可以调节，以得到低功耗，高性能的异或门。
3.根据权利要求1用于低功耗VLSI的PN混合下拉网络多米诺异或门，其特征在于：用于低功耗VLSI的PN混合下拉网络多米诺异或门可以省去其时钟管，即混合下拉网络直接接地。
4.根据权利要求1用于低功耗VLSI的PN混合下拉网络多米诺异或门，其特征在于：PN混合下拉网络异或门，如果在静态反向器之后再加入一个静态反向器，逻辑门将变为同或逻辑。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京工业大学，未经北京工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201020574325.8/1.html，转载请声明来源钻瓜专利网。
