[发明专利]基于延迟锁定回路具有时钟回复单元的接收器

权利要求书

1.一种接收器，用于接收输入信号(时钟嵌入数据(CED信号)，其中时钟信号是周期地嵌入多个数据信号之间，包括：

时钟回复单元，配置以回复和输出该时钟信号；以及

串并联转换器，配置以回复和输出数据信号，

其中该输入信号(CED信号)包括单一准位信号，其中该时钟信号是在该相同准位周期地嵌入所述数据信号之间，以及

其中该时钟回复单元基于延迟锁定回路(DLL)而配置，不使用用于产生参考时钟信号的内部振荡器。

2.如权利要求1所述的接收器，其特征在于，该时钟回复单元配置以产生参考时钟信号，是使用主要时钟信号，其在时钟链间隔期间藉由输入至延迟线的该输入信号(CED信号)所回复，并配置以产生参考时钟信号，是使用主要时钟信号，其在该时钟链间隔结束之后藉由具有该时钟信号嵌入其间的所述数据信号所回复。

3.如权利要求2所述的接收器，其特征在于，该时钟回复单元包括：

时钟产生器，配置以控制该输入信号(CED信号)和多个延迟时钟信号的输出以及其输出值，并产生该主要时钟信号；

延迟线，具有多个延迟工具，用于延迟该主要时钟信号，并且配置以输出所述延迟时钟信号，其经回复以依延迟量而具有各种相位；

相位差侦测器，配置以比较该主要时钟信号和所述延迟时钟信号，侦测所述信号之间的时间差或相位差，并产生上/下信号，用于控制该延迟线的所述延迟量；以及

低通滤波器，用以去除或减少该上/下信号的高频成分，其是产生以响应该相位差侦测器中的比较结果，并调节该延迟线的所述延迟量。

4.如权利要求3所述的接收器，其特征在于，该时钟产生器包括：

屏蔽信号产生器，配置以接收所述延迟时钟信号，并产生屏蔽信号，用于侦测在该输入信号(CED信号)中所嵌入的该时钟信号的上升沿或下降沿；

传送开关，配置以施加该屏蔽信号或指出逻辑高状态的数值，作为在锁定信号控制下用于断流开关的切换控制信号；

该断流开关，配置以控制该输入信号(CED信号)至该延迟线的传输，以响应该屏蔽信号或指出从该传送开关所施加的该逻辑高状态的该控制信号，并侦测该输入信号的该上升沿或该下降沿；以及

上拉部分和下拉部分，配置以当利用该屏蔽信号关闭该断流开关时，透过所述延迟时钟信号的至少一个信号来互补地操作，并将该主要时钟信号输出至该延迟线。

5.如权利要求4所述的接收器，其特征在于，该传送开关将该锁定信号的逻辑低状态视为该时钟链间隔，并施加指出该逻辑高状态的该值作为用于该断流开关的该控制信号；以及

其中该断流开关依现状输出该输入信号(CED信号)，作为该主要时钟信号，以响应指出从该传送开关所传送的该逻辑高状态的该值，并且将该输入信号(CED信号)传送至该延迟线。

6.如权利要求4所述的接收器，其特征在于，当该锁定信号在该逻辑高状态时，该传送开关施加该屏蔽信号，作为用于该断流开关的该控制信号；以及

其中在该屏蔽信号处于该逻辑高状态中的间隔期间，该断流开关侦测该输入信号(CED信号)的该上升沿或该下降沿，并将侦测结果输出至该延迟线，防止该输入信号(CED信号)在该屏蔽信号处于逻辑低状态中依现状转移，并使用该至少一个延迟时钟信号操作该上拉部分和该下拉部分，并回复和传输该输入信号(CED信号)的剩余部分，除了该时钟信号的该上升沿或该下降沿以外。

7.如权利要求3所述的接收器，其特征在于，为了产生所述具有数量等于或大于2N+1(N是指出存在于该输入信号(CED信号)中的数据位数量的自然数)的延迟时钟信号，该延迟线提供有该延迟工具，其具有一数量对应至所述延迟时钟信号的该数量。

8.如权利要求3所述的接收器，其特征在于，该延迟线包括电压控制延迟线或电流控制延迟线。

9.如权利要求3所述的接收器，其特征在于，该延迟工具包括反相器。

10.如权利要求3至9任一项所述的接收器，其特征在于，该相位差侦测器配置以具有二个可选时钟信号，并且产生作为延迟量控制信号的该上/下信号，而其多个输入作为比较目标，当该锁定信号在该逻辑高状态且该延迟锁定回路锁定时，所述可选时钟信号是在从该时钟产生器所输出的该主要时钟信号及从该延迟线所输出的所述延迟时钟信号之中。

11.如权利要求3至9任一项所述的接收器，其特征在于，该低通滤波器包括电荷帮浦，其具有输出端连接至该延迟线。