[发明专利]具有集成位线电容的NAND闪存

说明书

背景技术

数据存储设备一般用于以一种快速有效的方式存储和取出用户数据。某些数据存储设备利用固态存储器元件(单元)来存储用户数据，诸如在固态驱动器(SSD)的情况下。存储单元可以是易失的或非易失的，且可以采取多种构造，诸如但不仅限于动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、电可擦除可编程只读存储器(EEPROM)、自旋扭矩转移随机存取存储器(STRAM)以及电阻式随机存取存储器(RRAM)。

单元可以被编程以存储与给定编程状态有关的数据。编程状态可以通过感测放大器感测到，该感测放大器感测响应于施加读取电流在单元两端的电压降。各单元可用于存储用户数据的单个位，或者可被用于存储用户数据的多个位。

存储单元可以被排列成行和列的阵列。各列中的单元可以连接为NAND结构，诸如在某种类型的闪存阵列的情况下。通过对选定行施加字线电压，同时沿每列对位线施加读取电流，可实现页面读取操作，以读取沿着选定行的存储单元的内容。以这种方式，选定行(存储器的一页)的全部内容可以从阵列中取出。虽然具有可操作性，但这些和其它类型的读取操作会是时间和资源密集的。

发明内容

本发明的各个实施例一般涉及用于从包括排列成行和列的多个非易失性存储单元的存储器阵列中输出数据的方法和装置，诸如但不仅限于以NAND方式连接的闪存阵列。

根据一些实施例，该方法一般包括将电荷储存于连接到存储器阵列的易失性存储单元中，以及从该易失性存储单元经由阵列中的选定列释放所储存电荷。

根据其它实施例，该装置一般包括包含排列成行和列的多个非易失性存储单元的存储器阵列，以及连接到该存储器阵列的一行易失性存储单元，其中在选定易失性存储单元中储存的电荷从选定的易失性存储单元经由该存储器阵列的关联列释放。

根据另外的实施例，该装置一般包括包含被排列成行和列的多个非易失性存储单元的存储器阵列，以及连接到存储器阵列的第一装置，该第一装置用于通过以电荷的形式存储多位数据，然后通过经由存储器阵列连续释放所述电荷来读取选定行非易失性存储单元的相应的编程状态。

根据以下详细讨论和附图，可以理解表征本发明各个实施例的这些及其它特征和优点。

附图说明

图1提供根据本发明的各个实施例构造和操作的数据存储设备的功能块图。

图2示出图1的设备的存储器阵列的一部分的功能块图。

图3示出图2的阵列的多个存储单元，在一些实施例中这些存储单元被表征为以NAND结构排列的非易失性闪存单元。

图4A示出根据一些实施例的存储块的功能示图。

图4B示出由图4A中的多个存储块构成的存储器阵列的功能示图。

图5通过图形示出根据本发明的各个实施例的图4A的存储块的诸部分的示意图。

图6示出图5的示意图的立面示图。

图7示出根据本发明各个实施例执行的示例性读取操作的时序图。

图8示出对选定存储块的示例性写入操作。

图9提供一般示出根据本发明的各个实施例执行的步骤的示例性读取例程的流程图。

详细描述

本公开内容涉及读取非易失性存储单元的编程状态，具体涉及可用于提高存储单元的编程状态在读取操作期间的输出速率的方法和设备。根据示例性实施例，多个非易失性存储单元被排列成行和列以作为存储器阵列。一行易失性存储单元被加到该存储器阵列，诸如但不限于动态随机存取存储器(DRAM)单元。该行易失性存储单元中的各单元与非易失性存储单元阵列的相应列相关联。

通过将选定状态写入关联列的易失性存储单元——这导致该易失性存储单元储存电荷，可实现从存储器阵列读取数据。所储存的电荷之后可以从易失性存储单元经由关联列释放，其所释放的电荷被用于感测该列中的选定的非易失性存储单元的编程状态。

图1提供示例性数据存储设备100的功能块图。虽然不是限制性的，但出于本讨论的目的，可以构想设备100可以被表征为利用以NAND结构排列的闪存单元的固态驱动器(SSD)。

设备100包括顶层控制器102、接口(I/F)电路104和非易失性数据存储阵列106。I/F电路104按照控制器102的指示操作以在阵列106与主设备(未示出)之间传递用户数据。在一些实施例中，控制器102是可编程微控制器。数据可以缓存在I/F电路104中，以等待阵列106和主设备之间的数据传递。