[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置的布局，尤其涉及一种对光接近效应的抑制有效的技术。

背景技术

在半导体集成电路的制造工艺中，一般通过反复进行包括抗蚀剂涂敷、曝光、显影的光刻工序；用于使用抗蚀掩模来进行要素的图案形成的蚀刻工序；和抗蚀剂除去工序，在半导体基板上形成集成电路。在进行光刻工序的曝光时，如果图案尺寸为曝光波长以下，则由于衍射光的影响所引起的光接近效应，使得设计时的布局尺寸与半导体基板上的图案尺寸的误差变大。

而且，在半导体集成电路中，晶体管的栅极长度是决定其性能的重要因素。因此，如果在制造工艺中发生栅极尺寸的偏差，则会对半导体集成电路的动作性能造成很大影响。

因此，伴随着微细化的进展，当在半导体集成电路的制造工艺中对布线等的图案进行描绘、曝光时，对因为光接近效应而产生的图案的尺寸偏差进行修正是必不可少的。作为修正光接近效应的技术，有OPC(Optical Proximity effect Correction)。OPC是一种根据栅极和与其接近的其他栅极图案之间的距离来预测因光接近效应引起的栅极长度变动量，通过预先修正用于形成栅极的光致抗蚀剂的掩模(mask)值，来抵消预测出的变动量，由此将曝光后的栅极长度的完成值保持为一定值的技术。

但是，以往由于栅极图案未被标准化，栅极长度、栅极间隔在芯片整体中不统一，所以通过OPC进行的栅极掩模的修正会招致TAT(Turn Around Time)增加、处理量增大这一问题。

为了避免该问题，例如在专利文献1中将栅极长度、栅极间隔限定为一种或几种值而进行了布局。由此，即使不进行通过OPC对栅极掩模的修正，也能够将栅极长度的完成值保持为一定值，可抑制因光接近效应引起的栅极长度的偏差。

专利文献1：特开2007-12855号公报

不过，在如专利文献1那样将栅极尺寸限定为一种或几种值的情况下，会损害布局设计的自由度。因此，例如在配置栅极长度比通常的晶体管大的电容晶体管的情况下，如专利文献1那样限定栅极尺寸是不现实的。其中，电容晶体管是指将源极和漏极固定为电源电位或接地电位，作为电源-接地间的电容发挥作用的晶体管。

图11是配置有电容晶体管的半导体装置的布局图案的一个例子。在图11中，标准单元C1中配置有栅极图案G1、G2、G3，标准单元C2中配置有构成栅极长度比晶体管T1大的电容晶体管T2的栅极图案G4。

这里，在区域R1中，栅极图案G1、G2、G3的终端部与栅极图案G4的端部对置。而且，栅极图案G1、G2、G3以宽度L1、间隔S1配置，与之相对，栅极图案G4以远比L1大的宽度L2配置为宽幅状态。因此，在栅极图案G1、G2、G3的终端部与栅极图案G4的端部，形状没有规则性，从而导致因光接近效应引起的栅极长度的偏差。

另外，为了抑制因光接近效应引起的栅极长度的偏差，例如在图11中，只要将栅极图案的间隔S2充分增大即可。不过，该情况下会导致电路面积的增大。

发明内容

本发明的目的在于，提供一种能够可靠地抑制因光接近效应引起的栅极长度的偏差，并且可实现自由的布局设计的半导体装置的布局。

在本发明的第一方式中，半导体装置具备：第一单元，其具有沿第一方向延伸，并且在与所述第一方向正交的第二方向以相同间距配置的三个以上的栅极图案；和第二单元，其与所述第一单元在所述第一方向上相邻；所述第一单元所具有的所述各栅极图案在与所述第二单元之间的单元交界附近终结，各终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述第二单元具有被配置成在所述单元交界附近与所述第一单元所具有的所述各栅极图案的终端部对置的、由栅极图案构成的多个对置终端部，所述各对置终端部与所述第一单元所具有的所述各栅极图案在所述第二方向以相同间距配置，所述各对置终端部在所述第一方向相互位于相同的位置，并且所述第二方向上的宽度相同，所述多个对置终端部中的至少一部分，由从所述第二单元所具有的单一的第一栅极图案沿所述第一方向朝向所述第一单元突出的两个以上的突出部构成。