[发明专利]多层印刷电路板

说明书

技术领域

本发明涉及安装在电子装置中的多层印刷电路板。

背景技术

近年来，随着诸如打印机之类的电子装置的尺寸进一步减少以及较高的成模率(mold rate)，电磁屏蔽该装置的金属外壳的面积已经被减少。此外在印刷电路板中，在较高密度封装的情况下，诸如LSI之类的安装部件进一步小型化，并且其需要的电压进一步降低。金属外壳的面积的减少、LSI的小型化以及电压的降低使得装置电路的由诸如静电放电噪声(在下文中称为“ESD噪声”)之类的外来噪声引起的误动作概率更高。

图9A和图9B示出了在传统的多层印刷电路板101中的用于防止由ESD噪声所引起的误动作的配置。图9A是平面图，而图9B是透视图。多层印刷电路板101被布置在金属外壳117上，并且包括第一导电层121和第二导电层122。电介质层(未示出)被形成在第一导电层121和第二导电层122之间。

在第一导电层121中，形成了第一框架(frame)接地图案(ground pattern)(在下文中称为“第一FG图案”)102和第一信号接地图案(在下文中称为“第一SG图案”)103。第一FG图案102和第一SG图案103通过第一缝隙部分104而彼此分离。在第一FG图案102上，安装有诸如连接器或开关之类的外部接口组件106。在第一SG图案103上，安装有第一半导体装置107、第二半导体装置109和第三半导体装置110。外部接口组件106和第一半导体装置107通过信号布线105越过第一缝隙部分104而彼此连接。此外，第二半导体装置109和第三半导体装置110通过信号布线108彼此连接。在图9A和图9B中，省略了在信号布线105和108与第一FG图案102和第一SG图案103之间限定的各个间隙。

此外，在第二导电层122中，第二框架接地图案(在下文中称为“第二FG图案”)118和第二信号接地图案(在下文中称为“第二SG图案”)119被形成为使得分别与第一FG图案102和第一SG图案103交迭。第二FG图案118和第二SG图案119通过第二缝隙部分134而彼此分离。

第一FG图案102和第二FG图案118通过导电部件111和112而短路。此外，第一SG图案103和第二SG图案119通过导电部件113、114、115和116而短路。导电部件111、112、113、114、115和116可以通过贯通孔或非贯通的过孔(via hole)来形成。

在图9A和图9B中示出的多层印刷电路板中，假设ESD噪声被施加到外部接口组件106附近。ESD噪声流到第一FG图案102中，并且还从第一FG图案102流到第二FG图案118中。然而，由于第一FG图案102和第二FG图案118分别通过第一缝隙部分104和第二缝隙部分134而与第一SG图案103和第二SG图案119分离，因此ESD噪声几乎不流到第一SG图案103和第二SG图案119中。因此，在多层印刷电路板101中，通过没有延伸越过缝隙的信号布线108传送信号的半导体装置109和110几乎不受ESD噪声的影响。因此，半导体装置109和110的对ESD噪声的耐性(resistance)非常高。

然而，在与外部接口组件106连接的越过缝隙部分104的信号布线105中流动高速信号时，高速信号的返回电流路径被第一缝隙部分104和第二缝隙部分134阻断，导致辐射噪声增大的问题。

为了解决上述问题，已经知道在Mark I.Montrose著的“EMCdesign of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中公开的一种配置。图10A和图10B示出了具有在Mark I.Montrose著的“EMC design of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中公开的配置的多层印刷电路板，其中图10A是平面图，而图10B是透视图。与图9A和图9B中相同的部件由相同的符号表示，并且省略了对它们的描述。

在Mark I.Montrose著的“EMC design of a printed circuit”(Ohmsha出版，1997年11月，第134到136页)中，第二导电层122的第二FG图案118和第二SG图案119通过具有导电性的连接部件120而彼此连接，该连接部件120在延伸越过第一缝隙部分104的信号布线105的正下方。连接部件120使得能够确保返回电流路径，其在延伸越过第一缝隙部分104的信号布线105中流动电流时形成，由此抑制辐射噪声。