[发明专利]光电转换装置和照相机

说明书

技术领域

本发明涉及光电转换装置、其制造方法和照相机。

背景技术

美国专利申请公开No.2007/0108371公开了一种PMOS像素结构，其中在表面上形成的n型钉扎层(pinning layer)下面布置有p型埋置存储层，并且在p型埋置存储层下面布置有n型阱。美国专利申请公开No.2007/0108371中的钉扎层与在作为元件隔离区域的STI(浅沟槽隔离)区域下面和旁边扩展的n型隔离注入物连接。通过此结构，通过埋置存储层产生并且存储于该埋置存储层中的空穴经传送栅被传送到浮置扩散(floating diffusion)并且被读出。

在美国专利申请公开No.2007/0108371中所描述的PMOS像素结构中，通过n型阱形成光电二极管的阴极。但是，本发明采用通过n型埋置层形成光电二极管的阴极的方法。注意，覆盖元件隔离区域的下部部分的沟道阻断区域(channel stopper region)在浅的区域中形成，而埋置层在深的区域中形成。沟道阻断区域具有大大影响小型化的边界规则(boundary regulation)，而埋置层应给予宽分布的势垒。考虑到沟道阻断区域和埋置层之间的这种差异，提出本发明。

发明内容

本发明提供了一种具有新颖结构的光电转换装置，在该结构中，光电二极管的阴极由n型埋置层形成。

本发明的一个方面提供了一种光电转换装置，该光电转换装置包括：p型区域；n型埋置层，所述n型埋置层在所述p型区域下面形成；元件隔离区域；以及沟道阻断区域，所述沟道阻断区域至少覆盖所述元件隔离区域的下部部分，其中，所述p型区域和所述埋置层形成光电二极管，并且，所述沟道阻断区域的主要杂质的扩散系数比所述埋置层的主要杂质的扩散系数小。

从(参照附图的)示例性实施例的以下描述，本发明的其它特征将变得清晰。

附图说明

图1是示出根据本发明的一个实施例的图像感测装置的布置的示意图；

图2是示出像素阵列的像素单元的布置的例子的电路图；

图3是示出形成像素阵列的像素单元的布置的例子的布局图；

图4是沿图3中的线A-A′切取的截面图；

图5是沿图3中的线B-B′切取的截面图；

图6是沿图3中的线C-C′切取的截面图；

图7A～7D是用于解释根据本发明的一个实施例的图像感测装置的制造方法的例子的示图；

图8A～8C是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；

图9A～9C是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；

图10A和图10B是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；

图11A和图11B是用于解释根据本发明的该实施例的图像感测装置的制造方法的例子的示图；

图12是示出根据本发明的实施例的照相机的布置的示意性框图；以及

图13是用于解释根据本发明的另一实施例的图像感测装置的制造方法的例子的示图。

具体实施方式

以下将参照附图描述本发明的实施例。

图1是示出根据本发明的实施例的图像感测装置200的布置的示意图。图像感测装置200在半导体基板上形成，并且可被称为例如固态图像传感器、MOS图像传感器或CMOS传感器等。图像感测装置200是根据本发明的光电转换装置的一种模式，并且，除了图像传感器以外，根据本发明的光电转换装置还包括例如线性传感器和光量传感器。

根据本发明的该实施例的图像感测装置200包含像素阵列210，在像素阵列210中像素被二维布置以形成多个行和多个列。图像感测装置200还可包含选择像素阵列210中的行的行选择电路240、选择像素阵列210中的列的列选择电路230、以及读出像素阵列210中的由列选择电路230选择的列的信号的读出电路220。行选择电路240和列选择电路230可包含例如移位寄存器，但它们也可被配置为随机访问行和列。

图2是示出像素阵列210中的像素单元PU的布置的例子的电路图。在该布置例子中，像素单元PU包含两个像素。但是，作为其它的实施例，像素单元PU可形成单个像素或者可包含三个或更多个像素。像素单元PU被配置为读出由光电转换产生的电子和空穴中的空穴作为信号。像素阵列210是通过二维布局像素单元PU形成的，每一像素单元PU包含至少一个像素。