[发明专利]交叉点存储器结构及形成存储器阵列的方法

说明书

技术领域

本发明涉及交叉点存储器结构及形成存储器阵列的方法。

背景技术

集成电路制造的持续不断的目标是减小由集成电路装置所消耗的半导体面积的量，且借此提高集成水平。

存储器可利用大的存储器装置阵列，其中每一存储器装置存储一个或一个以上数据位。因此，个别存储器装置的大小的减小可转化成位密度的大的增加。常见存储器装置为动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置及非易失性装置(所谓的快闪装置)。所述非易失性装置可并入到NAND或NOR存储器阵列架构中。

存储器装置的大小可根据所述存储器装置的制造中所利用的最小特征大小来表达。具体来说，如果将最小特征大小指定为“F”，那么存储器装置尺寸可以F为单位来表达。常规的DRAM存储器通常包括至少6F²的尺寸，且SRAM可需要甚至更多半导体面积。

可能消耗非常少的半导体面积的存储器类型是所谓的交叉点存储器。在交叉点存储器中，存储器单元出现在字线与位线之间的重叠处。具体来说，在字线与位线之间提供存储器元件材料。所述存储器元件材料包括在暴露到电流时经受稳定且可检测的变化的一种或一种以上物质；且可为(例如)钙钛矿材料、硫属化物材料、离子输送材料、电阻切换材料、聚合材料及/或相变材料。由于所述存储器单元可局限于位线与字线的重叠区域，因此所述存储器单元在理论上可形成为4F²或更小的尺寸。

期望开发用于形成交叉点存储器的经改进方法且开发经改进的交叉点存储器结构。

附图说明

图1到图9及图11是在用于形成存储器阵列的实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。图10是沿图9的线10-10的横截面图。

图12、13、15到17、19、20及22是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。图12的处理阶段在图4的处理阶段之后且为图5的处理阶段的替代形式。图14是沿图13的线14-14的横截面图，图18是沿图17的线18-18的横截面图，且图21是沿图20的线21-21的横截面图。

图23是展示交叉点存储器结构的实施例的构造的一部分的图解性三维视图。

图24到图35是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。

图36是展示交叉点存储器结构的另一实施例的构造的一部分的图解性三维视图。

图37到图48是在用于形成存储器阵列的另一实例性实施例工艺的各工艺阶段处的构造的一部分的图解性三维视图。

图49展示可通过替代图29中所示的处理的处理形成的实例性插塞。

具体实施方式

一些实施例包含可用以形成交叉点存储器单元阵列的处理方法，且一些实施例包含交叉点存储器结构。参照图1到图48描述实例性实施例。

图1展示构造10的一部分。所述构造包含基底12。所述基底可包括电绝缘材料，例如(举例来说)，二氧化硅、氮化硅及氧氮化硅中的一者或一者以上。虽然所述基底展示为同质的，但在一些实施例中，所述基底可包括与集成电路的制造相关联的多个层及材料。举例来说，所述基底可包括以上所论述的绝缘材料，其支撑于半导体材料上方。所述半导体材料可包括单晶硅、基本上由单晶硅组成或由单晶硅组成。如果所述基底包括半导体材料，那么基底12可称为半导体衬底。术语“半导电衬底”及“半导体衬底”意指包括半导电材料的任一构造，其包含但不限于：体半导电材料，例如半导电晶片(单独地或在上面包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任一支撑结构，其包含但不限于上述半导电衬底。如果基底12为半导体衬底，那么构造10可称为半导体构造。

在基底12上方形成第一电极材料(其也可称为底部电极材料)14。第一电极材料14物理接触基底12的上部表面。

第一电极材料14可包括任一适合的组合物或组合物的组合；且在一些实施例中可包括一种或一种以上组合物、基本上由一种或一种以上组合物组成或由一种或一种以上组合物组成，所述一种或一种以上组合物选自由铂、氮化钛及氮化钽组成的群组。

在第一电极材料14上方形成存储器堆叠16。所述存储器堆叠从所述第一电极材料起以升序包括第一绝缘材料18、第二绝缘材料20、导电材料22及存储器元件材料24。