[发明专利]在存储器控制器中的数据完整性及方法

权利要求书

1.一种存储器控制器，其包括：

主机接口；

第一错误检测电路，其耦合到所述主机接口；

存储器接口；及

第二错误检测电路，其耦合到所述存储器接口；

其中所述第一错误检测电路经配置以：

计算从所述主机接口接收的数据的错误检测数据；及

校验传输到所述主机接口的数据的完整性；且

其中所述第二错误检测电路经配置以：

计算传输到所述存储器接口的数据及第一错误校正数据的错误校正数据；及

校验从所述存储器接口接收的数据及第一错误校正数据的完整性。

2.根据权利要求1所述的存储器控制器，其中所述第一错误检测电路经配置以计算每所接收数据扇区的错误检测数据。

3.根据权利要求2所述的存储器控制器，其中：

从所述主机接口接收的所述数据包括数据有效负载，所述数据有效负载包含若干个数据扇区；且

从所述主机接口接收的所述数据包括流式数据。

4.根据权利要求1所述的存储器控制器，其中：

所述第一错误检测电路包括通过链路层及/或输送层耦合到所述主机接口的循环冗余校验(CRC)引擎；且

所述第二错误检测电路包括错误校正码(ECC)引擎。

5.根据权利要求1所述的存储器控制器，其中所述存储器控制器包含：

数据传送电路，其耦合到所述主机接口且耦合到所述第一错误检测电路及所述第二错误检测电路；及

错误检测存储器，其耦合到所述数据传送电路；

其中所述错误检测存储器经配置以存储所述错误检测数据。

6.根据权利要求5所述的存储器控制器，其中所述存储器控制器包含：

数据缓冲器，其耦合到所述数据传送电路且耦合到所述第二错误检测电路；

其中所述数据缓冲器经配置以缓冲用于所述第二错误检测电路的数据。

7.根据权利要求1所述的存储器控制器，其中所述第二错误检测电路经配置以校正从所述存储器接口接收的所述数据中的一个或一个以上错误。

8.根据权利要求1所述的存储器控制器，其中所述存储器控制器经配置以跨越所述存储器接口传送从所述主机接口接收的所述数据、所述错误检测数据及所述错误校正数据。

9.根据权利要求1所述的存储器控制器，其中所述存储器控制器包含：

数据传送电路，其耦合到所述存储器接口且耦合到所述第一错误检测电路及所述第二错误检测电路；

其中所述数据传送电路经配置以从所述存储器接口接收数据及对应错误检测数据且将所述数据及所述对应错误检测数据传送到所述第一错误检测电路。

10.根据权利要求9所述的存储器控制器，其中所述第一错误检测电路经配置以：

计算从所述数据传送电路接收的所述数据的错误检测数据；及

将从所述数据传送电路接收的所述数据的所述所计算错误检测数据与从所述数据传送电路接收的所述对应错误检测数据进行比较。

11.根据权利要求9所述的存储器控制器，其中所述存储器控制器包含：

一个以上通道；

通道数据传送电路，其耦合到所述数据传送电路；

数据缓冲器，其耦合到所述通道数据传送电路及所述第二错误检测电路；及

错误检测存储器，其耦合到所述存储器接口。

12.根据权利要求9所述的存储器控制器，其中所述存储器控制器包含：

一个以上通道；及

通道处理器及通道存储器。

13.根据权利要求1所述的存储器控制器，其中所述存储器控制器包含：

主机缓冲器，其耦合到所述主机接口；及

加密电路，其耦合到所述主机缓冲器；

其中所述加密电路经配置以任选地处理所述数据以提供经加密输出。

14.根据权利要求13所述的存储器控制器，其中所述加密电路包括高级加密标准(AES)引擎。