[发明专利]在存储器控制器中的数据完整性及方法

说明书

技术领域

本发明一般来说涉及半导体存储器装置、方法及系统，且更特定来说涉及数据完整性。

背景技术

通常将存储器装置作为内部半导体集成电路提供于计算机或其它电子装置中。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在不被供电时保持所存储的信息而提供持续数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及相变随机存取存储器(PCRAM)以及其它存储器。

存储器装置可组合在一起以形成固态驱动器(SSD)。SSD可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如，DRAM及SRAM)以及各种其它类型的非易失性及易失性存储器。

可使用SSD来替换硬盘驱动器作为计算机的主要存储装置，因为所述SSD可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面具有优于硬驱动器的优点。举例来说，SSD在与磁盘驱动器相比时因其缺乏移动部件而可具有优越性能，此缺乏移动部件可避免与磁盘驱动器相关联的寻觅时间、等待时间及其它机电延迟。SSD制造商可使用非易失性快闪存储器来形成可不使用内部电池供应的快闪SSD，因此允许驱动器更通用且更紧凑。

SSD可包含一个或一个以上存储器装置，例如，一个或一个以上存储器芯片。如所属领域的技术人员将了解，存储器芯片可包含一个或一个以上裸片。每一裸片可包含位于其上的一个或一个以上存储器阵列及外围电路。存储器阵列可包含一个或一个以上平面，其中每一平面包含一个或一个以上存储器单元物理块。每一物理块可包含可存储一个或一个以上数据扇区的一个或一个以上存储器单元页。

SSD可与具有串行接口(例如，通用串行总线(USB)、串行先进技术附接(SATA)或高速外围组件互连(PCIe)以及其它串行接口)的主机系统介接。例如USB、SATA及PCIe等串行接口可具有构建到相应接口的架构的链路层或输送层中的错误检测机制(例如，循环冗余校验(CRC))。CRC可包含在数据从传输器到接收器的传输期间检测由噪声或其它减损引起的错误的存在的能力。CRC数据产生可基于特定接口所支持的帧结构。

举例来说，SATA帧结构可包含帧开始(SOF)，接着是帧信息结构(FIS)，接着是CRC数据，且接着是帧结束(EOF)。SATA可使用在FIS的内容上计算的CRC数据的32个位。用于CRC数据的计算中的32位CRC多项式的实例为：X³²+X²⁶+X²³+X²²+X¹⁶+X¹²+X¹¹+X¹⁰+X⁸+X⁷+X⁵+X⁴+X²+X+1。在FIS含有奇数个字(例如，16个位段)的情况下，给FIS的最后一个字填补零以形成全双字(dword)，例如32个位。SATA帧可包含2064个双字，所述2064个双字包含FIS及CRC数据，其中FIS有效负载可包含2048个双字(8192个字节)。然而，所述有效负载可包含更少数据。

如所属领域的技术人员将了解，逻辑块寻址为可由主机用来识别信息扇区的方案，例如，每一扇区可对应于唯一逻辑块地址(LBA)。扇区可为存储体积的最小可寻址部分。作为实例，数据扇区可为若干个数据字节，例如，512个字节。由于串行主机接口(例如，SATA接口)处的每一有效负载未必包含相同数目个字节，且由于大容量存储装置的串行主机接口处的有效负载可属于不同单元，因此CRC数据可不传播经过所述主机接口，例如，所述主机接口的链路或输送层。

附图说明

图1是包含根据本发明的一个或一个以上实施例的存储器系统的计算系统的功能框图。

图2是包含根据本发明的一个或一个以上实施例的存储器控制器的系统的功能框图。

图3是包含根据本发明的一个或一个以上实施例的存储器控制器的系统的功能框图。

图4是包含根据本发明的一个或一个以上实施例的存储器控制器的系统的功能框图。

具体实施方式