[发明专利]半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置

说明书

技术领域

本发明涉及半导体晶片接合体的制造方法、半导体晶片接合体以及半导体装置。

背景技术

目前已知有一种半导体装置，是以CMOS传感器、CCD传感器等为代表的半导体装置，其包含：具有受光部的半导体基板；设置在半导体基板上且以包围受光部的方式形成的隔片；以及通过该隔片接合于半导体基板上的透明基板。

上述半导体装置，通常采用包括下列工序的制造方法来制造：在设置有多个受光部的半导体晶片上，粘贴电子射线固化性的粘接膜(隔片形成层)的工序；通过掩模对该粘接膜有选择性地照射电子射线，对粘接膜进行曝光的工序；对已曝光的粘接膜进行显影以形成隔片的工序；将透明基板接合于所形成的隔片上的工序；以及切割所得到的半导体晶片与透明基板的接合体的工序(例如，参照专利文献1)。

但是，对以往的方法而言，在曝光的工序中，由于粘接膜的粘接面处于露出状态，所以尘埃等杂质容易附着于粘接膜的表面上，并且一旦杂质附着在粘接膜的表面，则难以去除。其结果是，所附着的杂质妨碍粘接膜的曝光，很难以充分的尺寸精度形成隔片。并且，在曝光的工序中，还存在掩模粘附于粘接膜上的问题。为了防止此类掩模的粘附，也考虑过加大粘接膜与掩模的距离，但若加大粘接膜与掩模的距离，则通过照射在粘接膜上的曝光用光所形成的图像发生模糊现象，导致曝光部分和未曝光部分的界线不清楚或者不稳定，难以以充分的尺寸精度形成隔片。

现有技术文献

专利文献

专利文献1：日本特开2008-91399号公报

发明内容

发明要解决的课题

本发明的目的在于，提供一种在曝光时可防止掩模或杂质附着于隔片形成层表面上，且可制造具有尺寸精度优良的隔片的半导体晶片接合体的半导体晶片接合体的制造方法；本发明的目的还在于，提供可靠性优良的半导体晶片接合体和半导体装置。

解决课题的方法

上述目的可通过下列(1)～(14)所述的本发明技术方案来实现。

(1)一种半导体晶片接合体的制造方法，用于制造具有半导体晶片、设置在该半导体晶片的功能面侧的透明基板、以及设置在前述半导体晶片与前述透明基板之间的隔片的半导体晶片接合体，其特征在于，包括：

隔片形成用膜准备工序，准备具有片状支承基材和设置在该支承基材上的具有粘接性的隔片形成层的隔片形成用膜；

粘贴工序，将前述隔片形成用膜的前述隔片形成层粘贴于前述半导体晶片的功能面上；

曝光工序，在前述隔片形成用膜的前述支承基材侧设置掩模，并使用该掩模以使曝光用光透过前述支承基材的方式，有选择性地对前述隔片形成层中应成为前述隔片的部位进行曝光；

支承基材去除工序，在前述曝光后去除前述支承基材；

显影工序，对曝光的前述隔片形成层进行显影并在前述半导体晶片上形成前述隔片；以及

接合工序，将前述透明基板接合于前述隔片的与前述半导体晶片侧相反侧的面上。

(2)一种半导体晶片接合体的制造方法，用于制造具有半导体晶片、设置在该半导体晶片的功能面侧的透明基板、以及设置在前述半导体晶片与前述透明基板之间的隔片的半导体晶片接合体，其特征在于，包括：

隔片形成用膜准备工序，准备具有片状支承基材和设置在该支承基材上的具有粘接性的隔片形成层的隔片形成用膜；

粘贴工序，将前述隔片形成用膜的前述隔片形成层粘贴于前述透明基板上；

曝光工序，在前述隔片形成用膜的前述支承基材侧设置掩模，并使用该掩模以使曝光用光透过前述支承基材的方式，有选择性地对前述隔片形成层中应成为前述隔片的部位进行曝光；

支承基材去除工序，在前述曝光后去除前述支承基材；

显影工序，对曝光后的前述隔片形成层进行显影并在前述透明基板上形成前述隔片；以及

接合工序，将前述半导体晶片的功能面接合于前述隔片的与前述透明基板侧相反侧的面上。

(3)如上述(1)所述的半导体晶片接合体的制造方法，其中，在前述曝光工序中，以与前述支承基材相对置的方式设置前述掩模时，通过对准设置在前述半导体晶片上的校准标记与设置在前述掩模上的校准标记，从而进行前述掩模的定位。

(4)如上述(2)所述的半导体晶片接合体的制造方法，其中，在前述曝光工序中，以与前述支承基材相对置的方式设置前述掩模时，通过对准设置在前述透明基板上的校准标记和设置在前述掩模上的校准标记，从而进行前述掩模的定位。