[发明专利]具有改进的编程操作的存储器装置

说明书

相关申请案交叉参考

此专利申请案主张于2009年3月11日提出申请的第12/402,158号美国申请案的优先权权益，所述申请案以引用的方式并入本文中。

背景技术

存储器装置广泛用于计算机及其它电子装置中以存储数据及其它信息。一些存储器装置(例如，快闪存储器装置)不需要电力来维持存储于所述装置中的信息。

快闪存储器装置通常具有：编程操作，其用以存储信息；读取操作，其用以检索所存储的信息；及擦除操作，其用以清除所述装置中的一些或所有信息。快闪存储器装置中的编程、读取及擦除操作通常涉及将不同电压施加到所述装置的各种组件。

常规快闪存储器装置在其寿命期间经历许多编程、读取及擦除操作。因此，对在这些操作期间所施加的电压的不适当控制可导致劣等装置性能、可靠性或此两者。

附图说明

图1显示根据本发明实施例的存储器装置的框图，所述存储器装置具有带有存储器单元的存储器阵列。

图2显示根据本发明实施例的存储器装置的部分示意图。

图3显示根据本发明实施例的图2存储器装置的部分剖面。

图4显示根据本发明实施例的存储器装置的部分示意图，所述存储器装置包含经选择以在实例性编程操作期间编程的存储器单元。

图5是根据本发明实施例的图4的各种信号在编程操作期间的实例性时序图。

图6显示根据本发明实施例的图4存储器装置的一部分的剖面，其借助电容及二极管建模描绘阱的一部分及存储器单元串的区域的一部分。

图7显示根据本发明实施例的存储器装置的部分剖面，其描绘所述存储器装置的一些组件在所述存储器装置的编程操作期间的各种电压电平。

具体实施方式

图1显示根据本发明实施例的存储器装置100的框图。存储器装置100包含具有布置成行及列的存储器单元104的存储器阵列102。行解码器106及列解码器108响应于地址寄存器112且基于线110上的行地址及列地址信号存取存储器单元104。数据输入/输出电路114在存储器单元104与线110之间传送数据。控制电路116基于线110及111上的信号控制存储器装置100的操作。存储器装置100可为非易失性存储器装置。举例来说，存储器装置100可为NAND快闪存储器装置，其中存储器单元104包含布置成NAND快闪存储器布置的快闪存储器单元。所属领域的技术人员将易于认识到存储器装置100包含其它部件，将所述部件从图1省略以将重点放在本文中所述的各种实施例上。

存储器装置100包含线130及132以接收电压Vcc及Vss。Vcc可为存储器装置100的供应电压，Vss可为接地。存储器装置100也包含一电压产生器140。电压产生器140与控制电路116可单独地或一起充当模块或模块的一部分，以在存储器装置100的各种操作期间将不同电压提供到存储器阵列102(例如，以致使存储器阵列102具有不同电压)。所述操作包含：编程操作，其用以将数据从线110传送(例如，写入)到存储器单元104；读取操作，其用以将数据从存储器单元104传送(例如，读取)到线110；及擦除操作，其用以从所有或一部分存储器单元104擦除(例如，清除)数据。存储器装置100包含下文参考图2到图7所述的装置的实施例。

图2显示根据本发明实施例的存储器装置200的部分示意图。_{0＞存储器装置200包含布置成行220、221、222及223以及列224、225及226的存储器单元210、211、212及213。同一列中的存储器单元连接成存储器单元串，例如，串230、231及232。图2显示三个串的实例且每一串具有四个存储器单元。然而，串及每一串中的存储器单元的数目可改变。