[发明专利]低速、负载无关、受控转换速率、没有直流电力消耗的输出缓冲器

权利要求书

1.一种输出缓冲器，包括：

反相器，所述反相器的输入端连接到输入信号，该反相器还限定了反相器输出；

上拉输出晶体管，所述上拉输出晶体管的漏极连接到信号输出；

电阻器，所述电阻器的一端连接到所述反相器输出，另一端连接到所述上拉输出晶体管的栅极；

反馈电容器，所述反馈电容器连接在所述上拉输出晶体管的栅极与所述信号输出之间；其中，当所述输入信号变高时，所述反相器输出变低，并且栅极电压开始变低，从而导通所述上拉输出晶体管，所述信号输出开始变高，其中，所述信号输出变高驱动电流经过反馈电容器，由此减缓了栅极电压的下降，以及减缓了信号输出的上升，以及其中所述输出缓冲器不使用直流电流。

2.根据权利要求1的输出缓冲器，还包括：

下拉晶体管，所述下拉晶体管的漏极连接到输出；

第二电阻器，所述第二电阻器的一端连接到所述反相器输出，另一端连接到所述下拉晶体管的栅极；

第二反馈电容器，所述第二反馈电容器连接在所述下拉晶体管的栅极与所述输出之间；其中，当所述反相器输出变高时，栅极电压开始变高，导通所述下拉输出晶体管，所述信号输出开始变低，其中信号输出变低驱动电流经过第二反馈电容器，由此减缓了下拉晶体管栅极电压的上升，以及减缓了信号输出的下降。

3.根据权利要求2的输出缓冲器，还包括：

第三晶体管，所述第三晶体管的源极连接到电源，所述第三晶体管的栅极连接到输入信号，所述第三晶体管的漏极连接到所述上拉输出晶体管的栅极，其中，当所述输入信号变高时，第三晶体管被导通，使得上拉输出晶体管截止；以及

第四晶体管，所述第四晶体管的源极连接到地，所述第四晶体管的栅极连接到输入信号，所述第四晶体管的漏极连接到所述下拉晶体管的栅极，其中当输入信号变低时，第四晶体管导通，使得下拉晶体管截止。

4.根据权利要求3的输出缓冲器，还包括：

第一开关，所述第一开关连接在所述上拉输出晶体管的栅极、所述反馈电容器以及所述电阻器的一端之间，其中，当所述反相器输出变低时，所述第一开关导通，以及当所述反相器输出变高时，所述第一开关截止，以及

第二开关，所述第二开关连接在所述下拉输出晶体管的栅极、所述第二反馈电容器以及所述第二电阻器的一端之间，其中当所述反相器输出变高时，该第二开关导通，当所述反相器输出变低时，该第二开关截止。

5.根据权利要求2的输出缓冲器，其中所述反馈电容器和所述第二反馈电容器都包括组合型的PMOS晶体管和并联的NMOS晶体管。

6.一种控制输出的边沿上升和下降时间的方法，该方法包括以下步骤：

对输入信号进行反相，以及产生反相器输出；

由所述反相器输出经由电阻器来驱动栅极以及导通上拉晶体管；

由所述上拉输出晶体管的漏极来驱动输出；

经由连接到所述上拉晶体管的栅极的电容器来反馈所述输出；其中，当反馈时进行操作以抵消所述反相器输出，以及其中不使用直流电流。

7.根据权利要求6的方法，还包括步骤：

由反相器输出经由第二电阻器来驱动栅极以及导通下拉晶体管；

由第二晶体管的漏极来驱动输出；

经由连接到所述下拉晶体管的栅极的第二电容器对输出进行第二反馈。

8.根据权利要求7的方法，还包括以下步骤：

由所述输入信号导通第三晶体管，其中，当所述第三晶体管导通时，其使得所述上拉晶体管截止；以及

由所述输入信号导通第四晶体管，其中，当所述第四晶体管导通时，其使得所述下拉晶体管截止。

9.根据权利要求8的方法，还包括以下步骤：

当所述下拉晶体管导通时，断开所述上拉输出晶体管的栅极与所述反馈电容器和电阻器之间的连接；以及

当所述上拉晶体管导通时，断开所述下拉输出晶体管的栅极与所述第二反馈电容器和第二电阻器之间的连接。