[发明专利]半导体衬底、半导体装置以及半导体衬底的制造方法

说明书

技术领域

本发明涉及半导体衬底、半导体装置以及半导体衬底的制造方法。

背景技术

历来，在功率电子学领域中，功率MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管）作为具有高速切换功能的切换元件而被使用。作为功率MOSFET的构造的一个例子，举出超级结（super junction）构造。

超级结构造是在连接源极和漏极的导电层中，交替地形成有n型层和p型层的构造。在超级结构造中，在n型层和p型层的界面形成耗尽层。因此，源极和漏极之间的电场不仅在从源极朝向漏极的方向，而且也在从n型层朝向p型层的方向中形成，因此源极和漏极之间的电场不集中于导电层的特定的部分中。因此，超级结构造能够获得高耐电压性能。

作为在形成这样的超级结构造时使用的半导体衬底的制造方法，提出了在外延层形成沟槽，在形成的沟槽内形成多个外延层的方法（例如，参照专利文献1和2）。

现有技术文献

专利文献

专利文献1：日本特开2005-294711号公报；

专利文献2：日本特开2005-317905号公报。

发明内容

发明要解决的问题

可是，在专利文献1和2中记载的方法中，由于在形成外延层时的温度进行变化，所以形成的外延层各自的掺杂物浓度也变化，有时不能获得所希望的电特性（例如，电阻率）。

本发明的目的在于提供一种容易获得所希望的电特性的半导体衬底、半导体装置和半导体衬底的制造方法。

用于解决课题的方案

（1）本发明的半导体衬底的制造方法，其中，具备：第1外延层形成工序，在第1导电型的半导体衬底导入所述第1导电型的掺杂物气体而形成第1外延层；沟槽形成工序，在所述第1外延层形成沟槽；以及外延层形成工序，在所述第1外延层和所述沟槽内，使用包含不同的生长速度的多个生长条件，以掩埋所述沟槽内的方式形成与所述第1导电型不同的第2导电型的外延层，使在所述多个生长条件的每一个中掺入到所述外延层中的所述第2导电型的掺杂物浓度为固定。

（2）优选所述多个生长条件包含所述外延层的生长温度，所述生长速度通过使所述外延层的生长温度变动而进行变化。

（3）优选所述多个生长条件包含导入到所述外延层和所述沟槽内的所述第2导电型的掺杂物气体的流量，所述生长速度通过使原料气体的流量变动而进行变化。

（4）本发明的半导体衬底的制造方法，其中，具备：第1外延层形成工序，在第1导电型的半导体衬底导入所述第1导电型的掺杂物气体而形成第1外延层；沟槽形成工序，在所述第1外延层形成沟槽；第2外延层形成工序，在所述第1外延层和所述沟槽内，在规定的第1温度的气氛中，以规定的第1掺杂物气体流量导入与所述第1导电型不同的第2导电型的掺杂物气体，形成第2外延层；第3外延层形成工序，在所述第2外延层，在与所述第1温度相比温度低的第2温度的气氛中，以比所述第1掺杂物气体流量多的第2掺杂物气体流量导入所述第2导电型的掺杂物气体并以掩埋所述沟槽内的方式形成第3外延层；以及第4外延层形成工序，在所述第2外延层和所述第3外延层，在与所述第2温度相比温度高的第3温度的气氛中，以比所述第2掺杂物气体流量少的第3掺杂物气体流量导入所述第2导电型的掺杂物气体，形成第4外延层。

（5）本发明的半导体衬底的制造方法，其中，具备：第1外延层形成工序，在第1导电型的半导体衬底导入所述第1导电型的掺杂物气体而形成第1外延层；沟槽形成工序，在所述第1外延层形成沟槽；第2外延层形成工序，在所述第1外延层和所述沟槽内，在规定的第1温度的气氛中，以规定的第1掺杂物气体流量导入与所述第1导电型不同的第2导电型的掺杂物气体，形成第2外延层；以及第3外延层形成工序，在所述第2外延层，在与所述第1温度相比温度低的第2温度的气氛中，以比所述第1掺杂物气体流量多的第2掺杂物气体流量导入所述第2导电型的掺杂物气体并以掩埋所述沟槽内的方式形成第3外延层。