[发明专利]浪涌吸收元件

说明书

技术领域

本发明涉及具有表现出电压非线性特性的陶瓷层的浪涌吸收元件。

背景技术

IC和LSI等半导体器件由于静电放电(以下称为ESD)而发生破坏和 特性降低。特别是，对于最近的半导体器件，随着动作的高速化，配线图 案变得微细，针对ESD的对策变得重要。作为这样的ESD对策，在半导体 器件的输入输出端子的线和地之间安装浪涌吸收元件。浪涌吸收元件能够 使静电放电导致的高电压(以下称为ESD电压)的浪涌分流从而保护半导 体器件。

如图11所示，浪涌吸收元件具有陶瓷层41，1对内部电极42、43，陶 瓷绝缘体44，以及外部电极45、46。具有非线性电阻特性的陶瓷层41以 ZnO为主要成分。内部电极42、43彼此相对，将陶瓷层41夹在其中。这样， 设置非线性电阻部分。陶瓷绝缘体44被覆着非线性电阻部分。外部电极45、 46在陶瓷绝缘体44的两端形成。内部电极42、43的一端分别从陶瓷绝缘 体44的两端露出，分别与外部电极45、46电联接。这样的浪涌吸收元件 例如公开于专利文献1中。

在将以前的浪涌吸收元件特别用于高速信号线的情况下，由于陶瓷层 41的静电容量成分，引起高速信号的波形失真等品质劣化。因此，在ESD 对策中，使用静电容量极小的浪涌吸收元件。

为了减小浪涌吸收元件的静电容量，需要使内部电极42、43隔着陶瓷 层41而彼此重合的区域小。如果这样，在施加静电放电等高电压浪涌的情 况下，在内部电极42、43重合区域的单位面积的电流密度变高。因此，发 生非线性电阻特性的降低和陶瓷层41的破坏，难以实现抑制电压的低电压 化，此外对静电的耐性降低。

现有技术文献

专利文献

专利文献1：特开平11-3809号公报

发明内容

本发明涉及降低抑制电压的浪涌吸收元件。本发明的浪涌吸收元件具 有第1电极、第2电极和陶瓷层。第2电极与第1电极相对地设置。陶瓷 层具有多晶组织，所述多晶组织由表现出电压非线性特性的多个晶粒构成， 所述陶瓷层的至少一部分与第1电极和第2电极连接。陶瓷层在内部具有 空隙，通过在该空隙中的多个晶粒的出露表面出现表面放电，使第1电极 和第2电极之间通电。通过这样的结构能够降低抑制电压。

附图说明

图1是本发明实施方案的浪涌吸收元件的剖面图。

图2是用于制造图1所示的浪涌吸收元件的陶瓷生坯体的透视图。

图3是示出图1所示的浪涌吸收元件的制造步骤的立体图。

图4是本发明实施方案的其它浪涌吸收元件的剖面图。

图5是示出抑制电压的测定方法的模式图。

图6是用于与本发明实施方案的浪涌吸收元件进行比较的其它浪涌吸 收元件的剖面图。

图7A是在静电放电抗扰度试验中不存在浪涌吸收元件的情况下的脉冲 波形图。

图7B是使用本发明实施方案的浪涌吸收元件的静电放电抗扰度试验中 的脉冲波形图。

图8是使用本发明实施方案的其它浪涌吸收元件的静电放电抗扰度试 验中的脉冲波形图。

图9是使用用于与本发明实施方案的浪涌吸收元件进行比较的其它浪 涌吸收元件的静电放电抗扰度试验中的脉冲波形图。

图10是本发明实施方案的其它浪涌吸收元件的剖面图。

图11是以前的浪涌吸收元件的剖面图。

具体实施方式

图1是本发明实施方案的浪涌吸收元件的剖面图。浪涌吸收元件10是 将外部电极22、23设置于陶瓷层叠体21的两端部表面的陶瓷层叠电子部 件。

陶瓷层叠体21设置有作为外层的陶瓷绝缘体20。陶瓷绝缘体20的内 部设置有陶瓷层11、作为第1电极的电极12和作为第2电极的电极13。 大致固定厚度的陶瓷层11表现出电压非线性特性。作为内部电极的电极 12、13的至少一部分与陶瓷层11连接。电极13与电极12相对地设置。

将陶瓷层11和电极12、13层叠，形成非线性电阻部分18，非线性电 阻部分18埋入陶瓷层叠体21中。电极12、13是具有大致固定厚度的板状 薄膜，可以合适地使用Pd和Ag-Pd合金或Pt的金属材料。电极12、13从 陶瓷层11分别向陶瓷层叠体21的相对的两个端面引出，在陶瓷层叠体21 的端面分别与外部电极22、23电联接。