[发明专利]容限及故障安全设计的健全的ESD保护电路、方法、及设计结构

权利要求书

1.一种电路，包括：

中间结控制电路，其在静电放电(ESD)事件期间，截断堆叠NFET ESD保护电路的顶部NFET。

2.如权利要求1所述的电路，其中该堆叠NFET ESD保护电路包括串联在I/O焊盘与接地之间的该顶部NFET与底部NFET。

3.如权利要求2所述的电路，其中该堆叠NFET ESD保护电路包括：

顶部电阻，串联于该I/O焊盘与该顶部NFET之间；

底部电阻，串联于该底部NFET与该接地之间；以及

中间结，在该顶部NFET与该底部NFET之间，其中该中间结连接至该顶部NFET的源极。

4.如权利要求3所述的电路，其中该中间结控制电路通过将该中间结偏置为实质上和该顶部NFET的栅极相同的电压来截断该顶部NFET。

5.如权利要求4所述的电路，其中，在除了ESD事件的操作期间，该中间结控制电路允许该中间结浮动。

6.如权利要求1所述的电路，其中该中间结控制电路包括：

逆变器，具有第一电压作为输入；以及

开关，具有该逆变器的输出作为开关输入，其中该开关的输出连接至该堆叠NFET ESD保护电路的该顶部NFET与底部NFET之间的中间结。

7.如权利要求6所述的电路，其中该中间结连接至该顶部NFET的源极。

8.如权利要求7所述的电路，其中：

当该第一电压是低状态时，该开关为闭合；

当该开关为闭合时，该中间结与该顶部NFET的栅极接收第二电压；

当该第一电压是高状态时，该开关为打开；以及

当该开关是打开时，该中间结被允许浮动。

9.如权利要求8所述的电路，其中：

该第一电压为Vdd；以及

该第二电压为DVdd。

10.如权利要求6所述的电路，其中：

该中间结控制电路包括第二开关；

该第二开关的输入连接至该逆变器的该输出；以及

该第二开关的输出连接至该堆叠NFET ESD保护电路的该底部NFET的栅极。

11.如权利要求10所述的电路，其中在ESD事件期间，该中间结控制电路开启该底部NFET。

12.如权利要求6所述的电路，其中该中间结控制电路还包括至少一个二极管，其在ESD事件期间调整DVdd，所述至少一个二极管位于DVdd来源与该逆变器与该开关之间。

13.一种电路，包括：

堆叠NFET ESD保护电路，其包括串联于I/O焊盘与接地之间的顶部NFET与底部NFET；以及

中间结控制电路，其在ESD事件期间，截断该顶部NFET。

14.如权利要求13所述的电路，其中在ESD事件期间，该中间结电路至少部分地开启该底部NFET。

15.如权利要求13所述的电路，其中：

该中间结控制电路包括逆变器与开关；

该逆变器的输入连接至第一电源；

该逆变器的输出连接至该开关的栅极；

该开关的输入连接至第二电源；

该顶部NFET的栅极连接至该第二电源；以及

该开关的输出通过该顶部NFET与该底部NFET之间的中间结而连接至该顶部NFET的源极。

16.如权利要求15所述的电路，其中：

该中间结控制电路包括第二开关；

该第二开关的栅极连接至该逆变器的该输出；

该第二开关的输入连接至该第二电源；以及

该第二开关的输出连接至该底部NFET的栅极。

17.如权利要求15所述的电路，还包括至少一个二极管，配置于该第二电源与该中间结控制电路之间。

18.如权利要求15所述的电路，其中：

该第一电源为Vdd；以及

该第二电源为DVdd。