[发明专利]芯片上慢波结构、制造方法以及设计结构

权利要求书

1.一种慢波结构，包括：

多个导体信号路径，其被设置为基本上平行布置；

第一接地电容线或线组，其位于所述多个导体信号路径下方，且被设置为基本上正交于所述多个导体信号路径；

第二接地电容线或线组，其位于所述多个导体信号路径上方，且被设置为基本上正交于所述多个导体信号路径；以及

接地平面，将所述第一和第二接地电容线或线组接地。

2.根据权利要求1的慢波结构，其中所述第一和第二接地电容线或线组均为以蛇形形状设置的单一线。

3.根据权利要求1的慢波结构，还包括多个电容屏蔽，每个电容屏蔽被设置在所述多个导体信号路径的每一个之间，且在多个位置处被分别连接至所述第一和第二接地电容线或线组中的每一个。

4.根据权利要求3的慢波结构，其中所述电容屏蔽具有范围从约0.05微米至约4微米的厚度，并具有范围从约0.05微米至约10微米的宽度。

5.根据权利要求3的慢波结构，其中在所述电容屏蔽与所述多个导体信号路径之间的间隔为约0.05微米至约4微米。

6.根据权利要求1的慢波结构，其中在所述多个导体信号路径与所述第一和第二接地电容线或线组中的每一个之间的间隔为约0.4微米。

7.根据权利要求1的慢波结构，其中所述多个导体信号路径被设置在下金属层层级上。

8.根据权利要求1的慢波结构，其中所述多个导体信号路径具有范围从约0.05微米至约4微米的厚度。

9.根据权利要求1的慢波结构，其中所述多个导体信号路径具有范围从约0.1微米至约4微米的厚度。

10.根据权利要求1的慢波结构，还包括被设置为基本上平行布置的第二多个导体信号路径，所述第二多个导体信号路径被设置在所述第二接地电容线或线组的上方和第三接地电容线或线组的下方，所述第二和第三接地电容线或线组被设置为基本上正交于所述多个导体信号路径。

11.根据权利要求1的慢波结构，其中所述第一接地电容线或线组和所述第二接地电容线或线组被设置为基本上平行布置。

12.根据权利要求1的慢波结构，其中所述多个导体信号路径、所述第一接地电容线或线组以及所述第二接地电容线或线组被嵌入在绝缘体材料中。

13.一种慢波结构，包括：

接地板；

第一接地电容线，其具有被设置为基本上平行布置的段，所述第一接地电容线被接地到所述接地板；

第二接地电容线，其具有被设置为基本上平行布置的段，所述第二接地电容线被接地到所述接地板；

多个导体信号路径，其被设置在所述第一接地电容线与所述第二接地电容线之间，所述多个导体信号路径被设置为平行布置且正交于所述第一接地电容线和所述第二接地电容线；以及

多个电容屏蔽，其被设置在所述多个导体信号路径中的每一个之间，且在对应位置处被连接至所述第一接地电容线和所述第二接地电容线。

14.根据权利要求13的慢波结构，其中在所述电容屏蔽与所述多个导体信号路径之间的间隔为约0.05微米至约4微米。

15.根据权利要求14的慢波结构，其中在所述多个导体信号路径与所述第一和第二接地电容线中的每一个之间的间隔为约0.4微米。

16.根据权利要求13的慢波结构，还包括被设置为基本上平行布置的第二多个导体信号路径，所述第二多个导体信号路径在所述第二接地电容线的上方且在第三接地电容线的下方，所述第二和第三接地电容线被设置为基本上正交于所述多个导体信号路径。

17.根据权利要求13的慢波结构，其中所述第一接地电容线和所述第二接地电容线被设置为基本上平行布置。

18.根据权利要求1的慢波结构，其中所述多个导体信号路径、所述第一接地电容线或线组和所述第二接地电容线或线组被嵌入在绝缘体材料中。