[发明专利]芯片上慢波结构、制造方法以及设计结构

说明书

技术领域

本发明涉及多导体慢波配置电路路径，且更具体而言，涉及使用具有接地电容结构的多个平行信号路径的芯片上慢波结构以及其制造方法和设计结构。

背景技术

针对毫米波范围的通信和雷达应用的无源电路的实施，最近再度引起兴趣。例如，已理解无源部件在无线电频率(RF)和较高的操作频率，会限制电路的速度及频率范围。因此，在波长短于10毫米(mm)的频率(即，毫米波或在硅芯片上高于12GHz的信号)处，在互连上的信号延迟可能在集成电路的设计上被纳入考虑。然而，当频率朝向该毫米波段较低的末端下降且进入微波波段时，无源电路设计涉及尺寸的挑战随之增加。克服此类问题的一种方法为将慢波结构并入该器件中。

慢波结构用于信号延迟路径，其用于相列雷达系统、模拟匹配元件、无线通信系统及毫米波无源器件。基本上，此类结构每单位长度可呈现高电容及电感，具有低电阻。这可有益于需求高质量窄带微波带通滤波器及其它芯片上无源元件的应用。

在习知慢波结构中，单一顶导体被设置在绝缘体(典型地，二氧化硅)上，且附着到金属地平面。更具体而言，在习知慢波结构中，在厚金属层上的单一路径被用于慢波配置中，在该配置中，接地的或浮动的正交金属交叉线提供增加的电容，而不显著影响电感。在该顶层级处，由于缩放问题，该导体信号路径变得非常大，例如18微米宽及4微米以上厚。此外，在习知的应用中，该导体信号路径在该地平面上方垂直分离12微米以上。虽然该传输线是简单的，但并未最大化每单位长度电容，也未减小其尺寸。

据此，本技术领域需要克服以上所说明的缺陷和限制。

发明内容

在本发明的方面中，一种慢波结构包括多个导体信号路径，其被设置为基本上平行布置。所述结构还包括第一接地电容线或线组(first grounded capacitance line or lines)，其位于所述多个导体信号路径下方，且被设置为基本上正交于所述多个导体信号路径。第二接地电容线或线组位于所述多个导体信号路径上方，且被设置为基本上正交于所述多个导体信号路径。接地平面将所述第一和第二接地电容线或线组接地。

在本发明另一方面中，一种慢波结构包含接地板和第一接地电容线，其具有被设置为基本上平行布置的段(segment)。所述第一接地电容线被接地到所述接地板。第二接地电容线具有被设置为基本上平行布置的段，且被接地到所述接地板。多个导体信号路径被设置在所述第一接地电容线与所述第二接地电容线之间。所述多个导体信号路径被设置为平行布置，且正交于所述第一接地电容线和所述第二接地电容线。多个电容屏蔽(capacitance shield)被设置在所述多个导体信号路径中的每一个之间，且在对应位置处被连接至所述第一接地电容线和所述第二接地电容线。

在本发明另一方面中，一种制造慢波结构的方法包括：在接地平面上方的绝缘体材料中，形成下接地电容线；在所述绝缘体材料中且在所述下接地电容线上方，形成基本上平行布置的多个导体信号路径，所述多个导体信号路径被形成为基本上正交于所述上接地电容线；以及在所述多个导体信号路径上方的所述绝缘体材料中，形成上接地电容线，所述上接地电容线被形成为基本上正交于所述多个导体信号路径。

在本发明的另一方面中，提供了一种用于设计、制造或测试集成电路的体现在机器可读的介质中的设计结构。所述设计结构包括本发明的所述结构和/或方法。

附图说明

通过本发明示例性实施例的非限制性范例，参照所提及的多个附图，在详细描述中说明本发明。

图1a示出根据本发明方面的单层多导体信号路径；

图1b示出根据本发明方面的单一信号导体；

图2示出根据本发明方面的单层多导体信号路径的底面；

图3示出根据本发明方面的单层多导体信号路径的部分结构；

图4示出根据本发明方面的图2该单层多导体信号路径的放大视图；

图5示出根据本发明方面的多层多导体信号路径；

图6示出比较常规结构与根据本发明方面的单一多导体信号路径相的电容图；

图7示出比较根据本发明方面的单层与多层多导体信号路径的电容图；

图8示出比较根据本发明方面的单层与多层多导体信号路径的电感图；以及

图9为使用在半导体设计、制造和/或测试中的设计制程的流程图。

具体实施方式