[发明专利]选择性等离子体氮化处理方法和等离子体氮化处理装置

说明书

技术领域

本发明涉及选择性等离子体氮化处理方法和等离子体氮化处理装置。

背景技术

在半导体装置的制造过程中，通过等离子体对硅进行氮化处理，形成氮化硅膜。在基板上，除了成为等离子体氮化处理的对象的硅表面之外，通常混杂有在之前的工序形成的硅化合物层。在这样混杂多种膜的情况下，当进行等离子体氮化处理时，整个露出表面被曝露在等离子体中，因此，在不需要氮化的部位也形成有含氮层。例如，当对硅进行氮化处理时，存在形成于基板上的硅氧化膜(SiO₂膜)也与硅一起被氮化，而被改变为氮氧化硅膜(SiON膜)的问题。

但是，在半导体装置的制造过程中，如果作为目标的硅以外的材料膜被氮化，则例如在通过后续工序的蚀刻将材料膜除去时，材料膜与其他膜的蚀刻选择比就会不同，因而会产生工序数量增加或生产量降低等不良的影响。

此外，在闪存中，以夹持覆盖浮置栅电极的ONO(Oxide-Nitride-Oxide(氧化物-氮化物-氧化物))结构的方式对上部和下部进行氮化而形成绝缘膜的情况下，在硅基板上形成多晶硅的浮置栅电极之后，进行等离子体氮化处理时，同时，分离相邻的单元格的元件分离膜的表面也被氮化，形成氮氧化硅膜。因此，在最终制造的闪存的元件分离膜，成为残留有原来不需要的含氮层(SiON层)的状态。这样残留的不需要的含氮层，成为在相邻的单元格之间产生电干涉的原因，会使得闪存的数据保持性能降低。

在国际公开WO2007/034871号中，提出有：对在表面露出有硅和氧化硅层的被处理体，利用等离子体，针对氧化硅层的以高选择性对硅进行氮化处理的选择性等离子体处理方法。在此公开的方法中，通过利用构成材料膜的物质的结合能的不同来实现选择性的氮化处理。即，抑制结合能较高的氧化硅层的氮化，相对地仅对接合能较低的硅进行氮化处理，因此，生成具有两种物质的结合能的中间的能量的氮离子，来进行等离子体氮化处理。另外，在此公开的方法中，通过将处理压力设定为400Pa～1000Pa来控制等离子体中的氮离子的离子能。

如在国际公开WO2007/034871号中提出那样，在通过被设定为较高的处理压力来控制等离子体的离子能的方法中，虽然得到高选择性，但另一方面，对成为目标的硅的氮化力减弱。其结果，存在不能达到期望的高的氮化速率和高的氮浓度(氮剂量)的氮化的问题。此外，随着提高等离子体处理的压力，等离子体的分布偏向一边，具有在基板面内难以得到氮化处理的均匀性的问题。

发明内容

本发明提供一种对于露出有硅表面和硅化合物层的被处理体，以高氮化速率和高氮剂量对硅进行选择性等离子体氮化处理的方法。

本发明还提供用于实施上述方法的等离子体处理装置。

本发明的选择性等离子体氮化处理方法，将露出有硅表面和硅化合物层的被处理体载置于等离子体处理装置的处理容器内的载置台，将上述处理容器内的压力设定在66.7Pa以上667Pa以下的范围内，以被处理体的每单位面积0.1W/cm²以上1.2W/cm²以下的输出向上述载置台供给高频电力，向被处理体施加偏压电压下，生成含氮等离子体，通过上述含氮等离子体对上述硅表面进行选择性氮化处理，形成氮化硅膜。

在本发明的选择性等离子体氮化处理方法中，优选上述硅化合物层为氧化硅膜。在此，优选相对于上述硅氧化膜的氮化的上述硅的氮化的选择比为2以上。

此外，本发明的选择性等离子体氮化处理方法，优选将上述处理容器内的压力设定在133Pa以上400Pa以下的范围内。

此外，本发明的选择性等离子体氮化处理方法，优选上述高频电力的频率在400kHz以上600kHz以下的范围内。

此外，本发明的选择性等离子体氮化处理方法，优选处理时间为10秒以上180秒以下。

此外，本发明的选择性等离子体氮化处理方法，更加优选处理时间为10秒以上90秒以下。

此外，本发明的选择性等离子体氮化处理方法，优选上述含氮等离子体为通过上述处理气体和由具有多个狭缝的平面天线导入所述处理容器内的微波形成的微波激励等离子体。

此外，本发明的选择性等离子体氮化处理方法，优选上述微波的功率密度在对于被处理体的每单位面积为0.255W/cm²以上2.55W/cm²以下的范围内。

此外，本发明的选择性等离子体氮化处理方法，优选处理温度在室温以上600℃以下的范围内。