[发明专利]超细晶粒多晶硅薄膜的气相沉积方法

说明书

技术领域

本文公开的本发明涉及一种在衬底上沉积薄膜的方法，更具体而言，涉及一种通过化学气相沉积(CVD)来沉积薄膜的方法。

背景技术

半导体制造方法通常包括在晶片表面上沉积薄膜的沉积方法，并且将多种类型的薄膜包括二氧化硅、多晶硅和氮化硅等沉积在晶片表面上。

在多种沉积方法中，化学气相沉积(CVD)方法通过气体化合物的热分解或反应来在衬底表面上形成薄膜，也就是，使所需材料由气态沉积在衬底表面上。

在所述沉积方法中，用于在晶片表面上沉积多晶硅膜的方法如下。

首先，将晶片装载至沉积腔室内，然后通过在腔室内供应源气体而将薄膜沉积到晶片上。此时，在腔室内供应的源气体包括硅烷(SiH₄)，并且借由在腔室内供应的该源气体将薄膜沉积到晶片上。此时，通过硅烷(SiH₄)的热分解将多晶硅膜沉积到晶片上。

然而，通过上述沉积方法，不仅难以沉积具有厚度较薄(小于约400)的硅晶体结构的多晶硅膜，还难以沉积均匀的多晶硅膜。因此，当多晶硅膜用作半导体闪速存储器的浮栅电极时，会存在一些问题如在制得器件中的过擦除现象等，因而使得器件的特性如器件的平坦性、耐久性和可靠性因为阀值电压漂移和极不均匀的阀值电压而劣化。

更特别地，首先在恒定的处理温度下(通常低于55℃)通过使用硅烷(SiH₄)或乙硅烷(Si₂H₆)生长非晶硅薄膜，然后通过后续的预定热处理过程(例如650℃～900℃)使生长的薄膜结晶。由此得到图1所示的结果。图1是根据常规沉积方法的多晶硅膜利用透射电子显微镜(TEM)拍摄的照片。

当通过上述方法形成诸如闪速存储器等器件的栅电极时，薄膜中的结晶晶粒的晶粒度非常不规则，并且形成了尺寸为数十或几百nm的晶粒。因而，当通过使用此类方法形成晶体管时，在晶粒的尺寸较大的区域中会形成1或2条晶界，相反，在晶粒的尺寸很小的区域中会形成多条晶界。因而，在晶粒很小并由此形成多条晶界的区域内，在晶粒相互接触的区域下会由隧道氧化物形成氧化物谷区。在较大晶粒之间的界面下会形成较大的氧化物谷。因而，在形成磷多晶硅的后续处理中，氧化物谷区中集结了更多的磷以降低局部势垒高度。因此，在驱动器件时，由于因集结的磷形成了过擦除点或电子陷阱形成位点，这可能使得器件的可靠性大幅度劣化。也就是，由过擦除或电子陷阱引起的电子运动速度的差异导致了晶体管间驱动特性的差异。结果，由于驱动器件时包含在同一芯片中的晶体管的驱动特性彼此显著不同，所以存在包含该晶体管的器件的特性极大劣化的问题。

发明内容

技术问题

本发明的一个目的是提供一种用于沉积超细晶粒多晶硅薄膜的方法，该方法能够通过改善电气特性的均匀度而防止器件特性劣化。

技术方案

本发明的实施方式提供了一种沉积超细晶粒多晶硅薄膜的方法，该方法包括：在装载有衬底的腔室内形成氮气氛；将源气体供应至腔室内来在所述衬底上沉积多晶硅薄膜，其中，所述源气体包括硅基气体、氮基气体和磷基气体。

在一些实施方式中，所述氮气氛的形成可以包括，将氮基气体供应至腔室内。

在其他的实施方式中，所述氮基气体可以是氨(NH₃)。

还在其他的实施方式中，所述源气体中的氮基气体和硅基气体的混合比可以是约0.03以下(0除外)。

另在其他的实施方式中，所述薄膜中的氮为约11.3原子百分比(％)以下(0除外)。

又在其他的实施方式中，所述方法还包括对薄膜的热处理过程。

在进一步的实施方式中，所述硅基气体可以是硅烷(SiH₄)、乙硅烷(Si₂H₆)、二氯硅烷(DCS)、三氯硅烷(TCS)和六氯乙硅烷(HCD)中的任一种。

在更进一步的实施方式中，所述磷基气体可以是膦(PH₃)。

在又进一步的实施方式中，所述方法可以在薄膜沉积中沉积n+或p+掺杂的多晶硅薄膜。

在更进一步的实施方式中，在沉积所述n+掺杂的多晶硅薄膜时，可以通过原位注入如PH₃或砷(As)等n+型掺杂物杂质来沉积具有超细晶粒的多晶硅层。

在又进一步的实施方式中，在沉积所述p+掺杂的多晶硅薄膜时，可以通过原位注入如硼(B)等p+型掺杂物杂质来沉积具有超细晶粒的多晶硅层。

有益效果