[发明专利]用于制造集成电路的方法和产生的膜芯片

说明书

本发明涉及一种用于制造集成电路的方法，即具有集成到半导体本体中的多个电子器件的电路。更确切地说，本发明涉及一种方法，以便将例如以常规的硅技术来制造的所谓的半导体芯片与有机电子技术的器件组合。

长期以来，已知基于在很大程度上刚性的半导体材料来制造集成电路，所述半导体材料主要出自于元素周期的IV族，或者是来自元素周期的II族和V族的组合材料。已知的材料尤其是硅、锗、砷化镓等等。借助现代的光刻工艺步骤可以在刚性的半导体衬底之中或者之上由这种材料产生极其精细的结构。光刻工艺步骤通常包括借助曝光或刻蚀步骤来在半导体衬底上产生掩模结构，以及将杂质材料沉积和/或引入到半导体衬底之中或者之上。当然，光刻工艺技术极其复杂并且昂贵，使得集成电路的制造在极其大的件数和高的集成密度的情况下才回本。然而，制造借助光刻工艺步骤以刚性半导体材料制造的集成电路是广泛普遍的。

此外，已长期争取使用所谓的有机半导体材料来制造电子电路。电子器件在此主要，但是并不仅仅由有机材料产生和/或在由机材料组成的膜、尤其是聚合物膜上来产生。通常，借助相对低成本的压印方法来在这种膜上来产生电路结构，尤其是在最终产品应为大面积的，如在图形显示器的情况下那样，这保证相对于常规半导体技术更加经济的优点。相对于可以借助“经典的”光刻技术在硅和其他的刚性半导体材料上产生的极其精细的结构，压印技术通常导致较粗糙的结构。这两种技术，即基于硅和其他刚性半导体材料的集成的半导体工艺和使用压印技术的有机电子技术，关于单位面积上的电路的成本、集成度和电路的功率在一定程度上是互补的。

因此，期望的是，将这两个工艺的优点结合到混合方法中。为此需要的是，将设置在刚性半导体衬底之上或者之中的集成电路与通常为柔性的有机的支承材料连接。在此，难度首先是在刚性半导体衬底上的易损结构的电接触，因为借助已知的压印技术在有机支承材料上产生的结构不能够如此精细地实现。另一方面，常规的光刻工艺以刚性材料为前提。

EP 0 452 506 B1公开了一种用于制造柔性的膜件的方法，在所述膜件上设置集成半导体电路。在实施例中，柔性的膜件是聚合物膜。膜在一侧上设有导电结构，所述结构在用于集成的半导体电路的安装位置的区域中具有塞状的突出部。突出部穿过膜并且在第二膜侧上突出于膜。此处，突出部接触所谓的接合垫，所述接合垫是构成在集成的半导体电路的边缘区域中的特别的接触面。将半导体电路借助接合垫置放到并且焊接到塞状的突出部的自由端部上。EP 0 452 506 B1因此公开了一种方法，以便使在很大程度上刚性的半导体芯片在柔性膜件处被以机械方式固定并且被电接触。然而，已知的方法需要在半导体芯片上的相对大的接触面，即显著大于在芯片中的各个器件的电路结构的接触面。因此，损失了用于制造集成电路结构的有价值的芯片面积。实现接触面越小，在将半导体芯片定位到塞状的突出部上时的耗费就越高。这些缺点在如下情况下特别强地起作用：带有集成电路的半导体芯片例如是用于大面积的显示器的激励或驱动电路，该显示器将借助柔性膜件上的有机电子装置来实现。对于这种激励或驱动电路需要极大数量的接触面，使得对于接触需要相对大的芯片面积。

DE 42 28 274 A1公开了一种用于接触由在很大程度上刚性的半导体材料组成的光电子器件的方法。在一个实施例中，器件是由砷化镓组成的发光二极管。将器件固定、例如焊接或者粘接在保持体上。代替已知的接合线，DE 42 28 274 A1提出，在支承体本体和器件上设置聚合物膜，在所述膜中引入接触孔。接下来，在聚合物膜上沉积金属层，其中金属还渗入到接触孔中并且以这种方式将器件和支承体本体电连接。

相对于所述背景，本发明的目的是提出一种方法，以便将由硅和/或在很大程度上刚性的半导体材料制造的常规的半导体芯片简单地并且低成本地与尤其由有机半导体材料组成的柔性膜件组合。

因此，根据本发明的一个方面提出了一种用于制造集成电路的方法，具有下述步骤：

-提供具有第一表面延伸的半导体衬底，

-借助光刻工艺步骤在半导体衬底中产生电路结构，

-提供柔性的第一膜件，所述第一膜件具有大于第一表面延伸的第二表面延伸，并且在表面延伸中具有凹槽，

-将半导体衬底设置在凹槽中，并且

-借助光刻工艺步骤在所述半导体衬底和所述柔性的第一膜件上产生由导电材料组成的结构化层，其中结构化层从半导体衬底延伸至柔性的第一膜件并且形成在半导体衬底和第一膜件之间的多个导电接触轨。