[发明专利]对半导体衬底的表面进行活化的溶液和方法

说明书

技术领域

本发明总体而言涉及电子器件、特别例如集成电路(尤其是三维集成电路)的制造；具体而言，本发明涉及的主题为对衬底表面进行活化的溶液和方法，所述衬底表面包含至少一个由聚合物形成的区域，其目的是随后用通过无电(electroless)途径沉积的金属层覆盖所述表面。

背景技术

发现本发明的应用主要可用于微电子学领域，尤其是用于使用铜对通孔(也称为“硅通孔”或“晶圆通孔”或“贯穿晶圆的互连线”)进行金属化，这些通孔是电子芯片(或芯片块)三维(3D)集成或垂直集成的基础。还发现本发明也可用于电子学的其它领域，在这些领域中，具有通孔的衬底需要使其电绝缘化并用铜层覆盖。在此上下文中，将会提到印刷电路(也称为“印刷电路板”或“印刷线路板”)中的互连元件的制造、或者集成电路或微系统(也称为“微机电系统”)中的无源元件(如电感器)或机电元件(electromechanics)的制造。

现代电子系统大多数是由多个集成电路或部件(components)组成，每个集成电路完成一种或多种功能。例如，计算机具有至少一个微处理器和多个存储电路。各个集成电路通常对应于在其自身封装(package)中的电子芯片。集成电路钎接或插入到例如在集成电路之间提供连接的印刷电路板(或PCB)上。

对增大电子系统的功能性密度的持续需求产生了被称为“三维集成”或“垂直集成”的概念，其特征在于芯片通过垂直互连层叠并连接在一起。所获得的层叠具有有源部件或芯片的多个层或阶层(strata)，且构成三维集成电路(称为3D集成电路或“3D IC”)。

在层叠(例如通过结合)后，芯片可通过连接线单独连接至封装的末端。通常使用晶圆通孔进行芯片的互连。

用于生产3D集成电路所必需的基本技术尤其包括硅晶圆的减薄、层之间的对准(alignment)、层的结合、各层内晶圆通孔的蚀刻和金属化。

硅晶圆的减薄可在制造晶圆通孔前进行(例如US 7 060 624和US 7148 565)。

或者，孔的蚀刻和金属化也可在减薄硅晶圆之前进行(例如US 7 060624和US 7 101 792)。在此情况下，将封闭的孔(closed vias)或“盲孔”(“blind”vias)蚀刻至硅中，然后在减薄硅晶圆之前，将孔金属化至所需深度，由此获得晶圆通孔。

铜的良好导电性及其对电迁移(故障的主要原因)的高阻抗性(即在电流密度的影响下铜原子的低迁移性)使得铜特别成为用于晶圆通孔金属化的可选材料。

通常以类似于“镶嵌法(Damascene process)”(在微电子学领域中用于集成电路互连元件的制造)的方式生产3D集成电路的晶圆通孔，该方法包括以下顺序步骤：

-蚀刻进入硅晶圆的孔或穿过硅晶圆的孔；

-沉积绝缘电介质层；

-沉积用于防止铜迁移或扩散的阻挡层或“衬层(liner)”；

-沉积铜发生(germination)层；

-通过铜的电沉积来填充通孔；以及

-通过机械化学抛光除去过量的铜。

绝缘电介质层可以是通过CVD等沉积的无机电介质层(例如，通常由二氧化硅SiO₂、氮化硅Si₃N₄或氧化铝制成)；或者可以是通过在液体介质中浸渍或SOG(旋涂玻璃(spin-on-glass))法沉积的有机电介质层(例如聚一氯对二甲苯(parylene C)、聚对二甲苯(parylene N)或聚二氯对二甲苯(parylene D)、聚酰亚胺、苯并环丁烯或聚苯并噁唑)。

铜扩散阻挡层通常由钽(Ta)、钛(Ti)、氮化钽(TaN)、氮化钛(TiN)、钛钨合金(TiW)、碳氮化钨(WCN)或这些材料的组合制成，并通常在气相(PVD、CVD或ALD)中沉积。

这一阻挡层可由其他金属(比如特别是基于镍或钴的合金)通过无电途径形成。

因此，专利申请US 2005/0 110 149描述了制备半导体器件的方法，该器件包含用基于有机硅烷表面的单分子膜覆盖了的硅基(silicon-based)绝缘中间层，该表面用含钯化合物进行修饰，通过无电方法用基于钴或镍的层(形成阻挡物)对修饰后的膜进行覆盖，可通过电沉积在其上沉积出铜层。

在专利申请US 2008/0 079 154中描述了实质相似的方法，该专利申请推荐先用基于镍的化合物(NiB)、再用基于钴的化合物(CoWP)进行两次连续的无电处理，以改进半导体器件的不同层之间的粘附性能。