[发明专利]存储器扭结检查

说明书

技术领域

本发明一般来说涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器扭结检查。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器以及其它存储器。

快闪存储器装置(包括浮动栅极快闪装置及使用以电荷阱在氮化物层中存储信息的半导体-氧化物-氮化物-氧化物-半导体及金属-氧化物-氮化物-氧化物-半导体电容器的电荷阱快闪(CTF)装置)可用作宽广范围的电子应用的非易失性存储器。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。

快闪存储器的用途包括用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器的存储器。例如程序代码、用户数据及/或系统数据(例如基本输入/输出系统(BIOS))等数据通常存储于快闪存储器装置中。此数据可在个人计算机系统以及其它系统中使用。快闪存储器的一些用途可包括在不擦除编程到快闪存储器装置的数据的情况下对所述数据的多次读取。

两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为每一类型的基本存储器单元配置被布置成的逻辑形式。NAND阵列架构将其存储器单元阵列布置成矩阵，使得所述阵列的一“行”中的每一存储器单元的控制栅极耦合到(且在一些情况下形成)一存取线，所述存取线在此项技术中通常称作“字线”。然而，每一存储器单元并不通过其漏极直接耦合到数据线(所述数据线在此项技术中通常称作数字线，例如，位线)。而是，所述阵列的存储器单元源极到漏极地一起串联耦合于共用源极与数据线之间，其中共同耦合到特定数据线的存储器单元称作一“列”。

可将NAND阵列架构中的存储器单元编程为所要状态。举例来说，可将电荷置于存储器单元的电荷存储节点(例如浮动栅极)上或从所述电荷存储节点移除电荷来将所述单元置于一定数目个经编程状态中的一者。举例来说，单电平单元(SLC)可表示两个状态，例如，1或0。快闪存储器单元还可存储两个以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此些单元可称作多电平单元(MLC)。MLC可允许制造较高密度的存储器而不增加存储器单元的数目，这是因为每一单元可表示一个以上数字(例如，一个以上位)。举例来说，能够表示四个数字的单元可具有16个经编程状态。对于一些MLC，所述16个经编程状态中的一者可为经擦除状态。对于这些MLC，最低经编程状态不会被编程超过经擦除状态，也就是说，如果将单元编程到最低状态，那么其保持处于所述经擦除状态中而不具有在编程操作期间施加到所述单元的电荷。其它15个经编程状态可称作“未经擦除”状态。

包括NAND阵列的一些存储器装置可经编程使得并不同时编程耦合到特定存取线的所有单元，例如，如在屏蔽式位线(SBL)编程中，其可包括单独地编程耦合到特定存取线的交替单元。包括NAND阵列的一些存储器装置可经编程使得同时编程耦合到特定存取线的所有单元，例如在全位线(ABL)编程中。在ABL编程中，邻近存储器单元之间的电容性耦合可对正编程的存储器单元具有不利影响。然而，ABL编程可相对于SBL编程提供更快的编程操作，因为可同时编程耦合到特定存取线的所有单元。

发明内容

附图说明

图1是根据本发明的一个或一个以上实施例的非易失性存储器阵列的一部分的示意图。

图2图解说明在编程操作期间的电容性耦合及编程扭结。

图3是根据一些先前方法的编程操作的编程步长电压对脉冲数目的现有技术图表。

图4A到4B是根据本发明的一个或一个以上实施例具有一定数目个控制元件的存储器阵列的一部分的示意图。

图5A是根据本发明的一个或一个以上实施例与第一扭结检查操作相关联的时序图。

图5B是根据本发明的一个或一个以上实施例与第二扭结检查操作相关联的时序图。

图5C是根据本发明的一个或一个以上实施例的感测电路的示意图。

图6是根据本发明的一个或一个以上实施例的编程电路的示意图。

图7是根据本发明的一个或一个以上实施例的编程电路的示意图。