[发明专利]具有非均匀介电层厚度的IC封装

权利要求书

1.一种集成电路IC封装衬底，其具有与多个介电层交替堆叠的多个金属层，其中所述多个介电层中的至少一个具有与其余介电层基本不同的厚度。

2.根据权利要求1所述的IC封装衬底，其中所述多个介电层中的所述至少一个是其余介电层的至少两倍厚。

3.根据权利要求1所述的IC封装衬底，其中所述多个金属层包括接地层、信号层和电源层。

4.根据权利要求3所述的IC封装衬底，其中由所述多个介电层中的所述至少一个将所述信号层和所述电源层分开。

5.根据权利要求3所述的IC封装衬底，其中所述信号层包括多个高速传输迹线。

6.根据权利要求5所述的IC，其中所述封装衬底具有包含均匀厚度的多个介电层的第二部分。

7.一种集成电路IC封装衬底，其包括：

多个金属层；

第一区域，其包含与所述多个金属层交替堆叠的具有第一高度的多个介电层；以及

第二区域，其包含具有所述第一高度的所述多个介电层和具有第二高度的介电层，所述介电层与所述多个金属层交替堆叠。

8.根据权利要求7所述的IC封装衬底，其进一步包括多个通孔，其中所述多个通孔将所述第一区域和所述第二区域内的相应金属层与另一金属层连接。

9.根据权利要求7所述的IC封装衬底，其进一步包括在所述第二区域内的至少一个所述金属层上的多个传输迹线，且其中在所述第一和第二区域内具有所述第一高度的所述介电层彼此靠近。

10.根据权利要求9所述的IC封装衬底，其中所述传输迹线是高速串行接口HSSI传输线，且其中所述第二高度大于所述第一高度。

11.根据权利要求9所述的IC封装衬底，其中所述传输迹线的宽度大于20μm。

12.根据权利要求7所述的IC封装衬底，其中所述第二高度比所述第一高度大至少两倍。

13.根据权利要求7所述的IC封装衬底，其中所述第一高度小于30μm。

14.根据权利要求7所述的IC封装衬底，其中所述多个金属层包括接地平面。

15.一种集成电路IC封装，其包括：

封装衬底，其具有第一区域和第二区域，所述第一区域具有与多个介电层交替堆叠的多个金属层，所述多个介电层具有均匀厚度，所述第二区域具有与多个介电层交替堆叠的多个金属层，所述第二区域的所述多个介电层具有不同的厚度；以及

IC，其被设置在所述封装衬底的表面上。

16.根据权利要求15所述的IC封装，其中所述IC封装是倒装芯片封装。

17.根据权利要求15所述的IC封装，其进一步包括在所述第二区域内的至少一个所述金属层上的多个传输迹线。

18.根据权利要求17所述的IC封装，其中所述第二区域是高速串行接口HSSI区域，并且所述多个传输迹线是多个HSSI传输线。

19.根据权利要求15所述的IC封装，其中所述第一区域内的所述多个介电层的厚度小于30μm，并且其中所述第二区域内的介电层的厚度至少是所述第一区域内的所述多个介电层的厚度的两倍。

20.根据权利要求19所述的IC封装，其中所述第一区域比所述第二区域具有更多的金属层。