[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，具备：

半导体基板，其具有主表面以及背表面；

第1碳化硅层，其配置于所述半导体基板的所述主表面上；

第1导电型的第1杂质区域，其配置于所述第1碳化硅层；

第2导电型的体区域，其被配置为在所述第1碳化硅层中与所述第1杂质区域相邻；

第2导电型的接触区域，其在所述体区域内配置于比所述第1杂质区域更深的位置，并以比所述体区域更高的浓度来含有第2导电型的杂质；

第1导电型的漂移区域，其配置于所述第1碳化硅层中的、除了所述体区域以及所述第1杂质区域以外的区域；和

第1欧姆电极，其与所述第1杂质区域以及所述接触区域欧姆接触，

在所述第1碳化硅层中设置有贯穿所述第1杂质区域的接触沟槽，所述接触沟槽具有底表面以及侧壁，所述接触沟槽的侧壁包含：位于比所述第1杂质区域的底表面更深的位置处的侧壁下部、以及位于与所述第1杂质区域的底表面同样深度或者比该底表面更浅的位置处的侧壁上部，

所述第1欧姆电极配置于所述接触沟槽内，且在所述接触沟槽的侧壁下部的至少一部分以及底表面与所述接触区域接触。

2.根据权利要求1所述的半导体装置，其中，

所述接触沟槽的侧壁下部相对于所述第1碳化硅层的上表面的倾斜角α小于90度。

3.根据权利要求2所述的半导体装置，其中，

所述接触沟槽的侧壁上部相对于所述第1碳化硅层的上表面的倾斜角β小于90度，且所述倾斜角β大于所述倾斜角α。

4.根据权利要求1～3中任一项所述的半导体装置，其中，

所述接触沟槽具有比所述底表面的面积大的开口。

5.根据权利要求1～4中任一项所述的半导体装置，其中，

从与所述半导体基板的所述主表面垂直的方向观察，所述接触沟槽的底表面位于所述接触区域的轮廓的内部。

6.根据权利要求1～5中任一项所述的半导体装置，其中，

所述第1欧姆电极配置于所述接触沟槽内以及所述第1碳化硅层的上表面上，并在所述第1碳化硅层的上表面上与所述第1杂质区域接触。

7.根据权利要求1～6中任一项所述的半导体装置，其中，

所述第1欧姆电极在所述接触沟槽的侧壁上部的至少一部分与所述第1杂质区域接触。

8.根据权利要求1～7中任一项所述的半导体装置，其中，

所述第1碳化硅层还具有：第2杂质区域，其以与所述第1杂质区域大致相同的浓度来含有相同的第1导电型的杂质，而且，以比所述第1杂质区域高的浓度来含有第2导电型的杂质，

在所述第1欧姆电极和所述第1杂质区域之间沿着所述接触沟槽的所述侧壁上部配置所述第2杂质区域。

9.根据权利要求1～8中任一项所述的半导体装置，其中，

从与所述半导体基板的所述主表面垂直的方向观察，所述接触区域中的位于所述接触沟槽的底表面的周围的部分与所述第1杂质区域重叠。

10.根据权利要求9所述的半导体装置，其中，

所述接触区域中的从与所述半导体基板的所述主表面垂直的方向观察呈现为与所述第1杂质区域重叠的部分，比位于所述接触沟槽的底表面的下方的部分要厚。

11.一种半导体装置的制造方法，包含：

工序(a)，使用具有主表面以及背表面的半导体基板，在所述半导体基板的主表面上形成第1碳化硅层，该第1碳化硅层包含第2导电型的体区域、配置为与所述体区域相邻的第1导电型的第1杂质区域、以及配置于除了所述体区域以及所述第1杂质区域以外的区域的第1导电型的漂移区域，且所述体区域的至少一部分位于比所述第1杂质区域深的位置；

工序(b)，在所述第1碳化硅层中形成贯穿所述第1杂质区域而到达所述体区域的接触沟槽；

工序(c)，通过从所述接触沟槽的底表面以及侧壁向所述体区域注入第2导电型的杂质，从而在位于比所述第1杂质区域深的位置处形成第2导电型的接触区域；和

工序(d)，至少在所述接触沟槽内形成与所述第1杂质区域接触并且在所述接触沟槽的侧壁的一部分以及底表面与所述接触区域接触的第1欧姆电极。