[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，特别是涉及碳化硅功率半导体设备。

背景技术

功率半导体设备是在高耐压且通大电流的用途中所使用的半导体元件，并期望处于低损耗。另外，最近，在高速逆变器中使用功率半导体设备。在这样的用途中还要求高速动作。

功率半导体设备在现有技术中是使用硅(Si)基板而制作的。然而，近年，利用了碳化硅(SiC)基板的功率半导体设备受到关注，且开发不断取得进展(例如，参照专利文献1～4等)。

碳化硅的材料自身的绝缘击穿电压与硅比高一个级别。故而，在使用碳化硅来制作了功率半导体设备的情况下，即使减薄pn结部或肖特基结部中的耗尽层，也能维持反耐压。因此，通过减薄设备的厚度并提高碳化硅层的掺杂浓度，能实现导通电阻低、高耐压且低损耗的功率半导体设备。另外，碳化硅的饱和电子速度大约是硅的2倍，从而能实现高速动作。

专利文献1公开了提高沟道迁移率来降低导通电阻的碳化硅半导体装置。图37是用于说明专利文献1中所公开的碳化硅半导体装置的截面图。

图37所示的碳化硅半导体装置1000是纵型的金属-绝缘体-半导体电场效应晶体管(Metal Insulator Semiconductor Field Effect Transistor，以下称为“MISFET”)，具有平面构造。半导体装置1000具备含有n⁺型的SiC的半导体基板101。在半导体基板101的主表面上设置有由碳化硅构成的第1碳化硅层120。在第1碳化硅层120的表层部的给定区域中，形成有具有给定的深度的p型的体区域104。第1碳化硅层120的体区域104以外的部分成为n^-型的漂移区域102。在体区域104的表面附近，形成有n⁺型的第1杂质区域(源极区域)103。另外，在体区域104内设置有接触区域207。按照覆盖体区域104的表层部分的方式，配置有连接第1杂质区域103和漂移区域102的第2碳化硅层105。在第2碳化硅层105的表面上隔着栅极氧化膜107而形成有栅极电极108。

按照覆盖栅极电极108的方式，在第1碳化硅层120的表面上设置有层间绝缘膜109。在层间绝缘膜109设置有使第1杂质区域103以及接触区域207露出的接触孔，在接触孔内设置有第1欧姆电极(源极电极)122，进而设置有布线110。另外，将使栅极电极108露出的接触孔设置于层间绝缘膜109，并在接触孔内设置有布线112。在布线112和栅极电极108之间形成有金属硅化物层123。在半导体基板101的背表面形成有第2欧姆电极(漏极电极)111。

在图37所示的半导体装置1000中，通过对第1欧姆电极122和栅极电极108之间施加电压，并对栅极氧化膜107施加电场，从而在第2碳化硅层105感应蓄积型沟道41，在第1欧姆电极122和第2欧姆电极111之间流过载流子。

如此，通过以感应沟道的蓄积模式来使半导体装置1000动作，从而与以使导电型反转来感应沟道的反转模式进行动作的情况相比，能增大沟道迁移率，且使导通电阻降低。

接下来，参照图38至图46来说明碳化硅半导体装置1000的制造方法。首先，如图38所示，准备含有n⁺型的SiC的半导体基板101，并通过外延生长法在主表面上形成由n^-型的SiC构成的第1碳化硅层120。其后，形成对成为体区域104的区域进行了开口的第1注入掩模72。

在以400℃至600℃的温度来加热半导体基板101的同时进行用于形成体区域104的离子注入。一般而言，由于有机抗蚀剂缺乏耐热性，因此不适于第1注入掩模72。故而，在第1碳化硅层120的主表面上形成硅氧化膜、聚合硅、氮化硅膜等的无机膜，并在该无机膜上形成有机抗蚀剂掩模，利用该有机抗蚀剂掩模来对无机膜进行蚀刻，从而去除有机抗蚀剂。由此，得到耐热性的第1注入掩模72。图38示出了去除有机抗蚀剂从而形成了体区域104后的截面。以下，离子注入用的掩模通过同样的方法而形成。第1碳化硅层120的除了体区域104以外的部分成为漂移区域102。