[发明专利]用于源和掩模优化的图案选择方法

说明书

技术领域

本发明涉及光刻设备和过程，更具体地涉及用于选择用于源和掩模优化的图案子组的方法。

背景技术

例如，可以将光刻设备用在集成电路(IC)的制造中。在这种情况下，掩模可以包含对应IC的单层的电路图案，并且该图案被成像到已经涂覆有辐射敏感材料(抗蚀剂)的衬底(例如，硅晶片)上的目标部分(例如，包括一部分管芯、一个或多个管芯)上。通常，单个晶片将包含通过投影系统一次连续地照射相邻目标部分的整个网络。在一种类型的光刻投影设备中，通过将整个掩模图案一次曝光到目标部分照射每个目标部分；这种设备通常称为晶片步进机。在替换的实施例中，通常称为步进-和-扫描设备，通过沿给定的参照方向(“扫描”方向)在投影束下渐进地扫描掩模、同时同步地沿与该方向平行或反向平行的方向扫描衬底台来辐射每一个目标部分。因为通常投影系统将具有放大因子M(通常＜1)，因此衬底台扫描的速度V将是掩模台扫描速度的因子M倍。有关如这里所述的光刻装置的更多信息可以参考例如美国专利6046792，这里通过参考并于此。

在使用光刻投影设备的制造过程中，掩模图案被成像到至少由辐射敏感材料(例如抗蚀剂)部分地覆盖的衬底上。在成像步骤之前，衬底可以经过多种工序，例如涂底料、抗蚀剂涂覆和软烘烤。在曝光之后，衬底可以经过其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图案化的基础。然后，这样的图案化层可以经过多种处理，例如蚀刻、离子注入(掺杂)、金属化、氧化、化学-机械抛光等，所有这些处理用于完成对一个单层的处理。如果需要几个层，则对于每个新的层必须重复整个工序或其变体。最后，在衬底(晶片)上将形成器件的阵列。然后，这些器件通过例如切片(dicing)或切割的技术彼此分割开，然后独立的器件可以安装到连接到插脚等的载体上。

为了简化起见，下文中投影系统可被称为“透镜”；然而，这个术语应该被广义地解释为包括各种类型的投影系统，包括例如折射式光学系统、反射式光学系统和反射折射式系统。辐射系统还可以包括根据用于引导、成形或控制投影辐射束的这些设计类型中的任意类型来操作的部件，并且这些部件在下文中还可以被统称为或单独地称为“透镜”。此外，光刻设备可以是具有两个或多个衬底台(和/或两个或多个掩模台)的类型。在这种“多台”装置中，附加的台可以并行地使用，或者在一个或多个其他台用于曝光的同时在一个或多个台上执行预备步骤。双台光刻设备例如在美国专利5969441中描述，这里通过参考并于此。

上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。用来形成这种掩模的图案通过使用CAD(计算机辅助设计)程序来生成，这种过程通常被称为EDA(电子设计自动化)。大多数CAD程序依照一系列预定的设计规则以便产生功能化掩模。这些规则通过过程和设计限制来设定。例如，设计规则限定电路器件(例如栅极、电容等)或互连线之间的间隔容许量，使得确保电路器件或线不会彼此以不希望的方式相互作用/影响。通常，设计规则限制被称为“临界尺寸”(CD)。电路的临界尺寸可以被定义成线或孔的最小宽度或两条线或两个孔之间的最小间隔。因此，CD决定所设计的电路的总的尺寸和密度。当然，集成电路制造的目标之一是在晶片上(通过掩模)忠实地复制原始电路设计。

正如提到的，微光刻是半导体集成电路制造过程中的重要步骤，其中形成在半导体晶片衬底上的图案限定半导体器件的功能元件，例如微处理器、存储芯片等。类似的光刻技术也被用于形成平板显示器、微电子机械系统(MEMS)和其他器件。

随着半导体制造过程持续进步，在电路元件的尺寸持续地减小的同时，每个器件的功能元件(例如晶体管)的数量已经在过去几十年中遵照通常被称作为“摩尔定律”的趋势稳定地增加。在目前的技术状态下，先进器件的关键层使用已知如扫描器的光学光刻投影系统进行制造，其使用来自深紫外激光光源的照明将掩模图案投影到衬底上，产生具有100nm以下的尺寸，也就是小于投影光波长一半的独立的电路特征。