[发明专利]具有多个掺杂硅层的薄膜晶体管

说明书

技术领域

本发明的实施例大致上关于薄膜晶体管(TFT)及其制造方法。

背景技术

液晶显示器(LCDs)大量应用在平面面板显示器工业。在LCD中，两玻璃板以一层液晶材料夹置在其之间来接合在一起。基板连接到功率源以改变液晶材料的方位。TFTs已经被用来以非常快速度将LCD的像素分别地定址(address)。在先进的显示器面板中，具有数百万的像素，各像素由相应的TFT来分别地定址。

用在LCD制造的一种类型TFT即是底部栅极TFT。底部栅极TFT含有形成在基板上方的栅极电极、形成在栅极电极上方的栅极介电层、有源材料层(诸如非晶硅)、掺杂硅层、与源极及漏极电极。有源材料容许在栅极电极开启时电流能从源极通过到漏极电极。一旦电流通过到漏极电极，像素即被定址。

掺杂硅层的电阻率会影响TFT的效率。电阻率越高，则TFT的品质越低。通常，掺杂硅层不像非晶硅层如此厚。所以，就基板产能而言，掺杂硅层的沉积时间通常不是瓶颈。由于掺杂硅的沉积通常不是瓶颈，已经考量降低掺杂硅层的沉积速率来沉积较低电阻率的掺杂硅层。然而，随着处理腔室变得更大以制造更大的LCDs，难以同时达到横越整个基板的低电阻率且不用降低沉积速率到会使瓶颈发生的程度。实际上，沉积的均匀性显著地于与之间受到损害。随着腔室尺寸变得更大，沉积非均匀性范围会持续增加。

所以，需要一种制造掺杂硅层的TFT制造方法，其中该掺杂硅层同时具有低电阻率和高到基板瓶颈不会发生的沉积速率。

发明内容

本发明的实施例大致上关于TFT及其制造方法。在此揭示的TFT是硅系TFT，其中有源沟道包含非晶硅。多个掺杂硅层沉积在非晶硅上方，其中掺杂硅层的电阻率在和非晶硅层的界面处比在和源极及漏极电极的界面处更高。替代地，单一掺杂硅层沉积在非晶硅上方，其中单一掺杂层的性质在厚度中改变。在和源极及漏极电极的界面处具有较低电阻率是较佳的，但是较低电阻率通常意谓着较低的基板产能。通过使用多个或分级层，可达到低电阻率。在此揭示的实施例包括低电阻率而不会牺牲基板产能。

在一实施例中，揭示一种薄膜晶体管制造方法。该方法包含下述步骤：沉积非晶硅层于基板上方，该基板具有形成在其上的栅极电极与栅极介电层。该方法还包含下述步骤：沉积两或多个掺杂硅层于该非晶硅层上方。各掺杂硅层具有不同于其他掺杂硅层的至少一特性。该方法还包含下述步骤：沉积金属层于该两或多个掺杂硅层上方；图案化该金属层，以形成源极电极与漏极电极；及图案化该两或多个掺杂硅层，以暴露该非晶硅层。该方法还包含下述步骤：沉积钝化层于该源极电极、该漏极电极与该暴露的非晶硅层上方。

在另一实施例中，揭示一种薄膜晶体管制造方法。该方法包含下述步骤：沉积非晶硅层于基板上方，该基板具有形成在其上的栅极电极与栅极介电层。该方法还包含下述步骤：以第一沉积速率沉积第一掺杂硅层于该非晶硅层上，该第一掺杂硅层具有第一电阻率；及沉积第二掺杂硅层于该第一掺杂硅层上，该第二掺杂硅层具有小于该第一电阻率的第二电阻率。该第二掺杂硅层是以小于该第一沉积速率的第二沉积速率来沉积。该方法还包含下述步骤：沉积金属层于该第二掺杂硅层上方；图案化该金属层，以形成源极电极与漏极电极；及图案化该第一掺杂硅层与该第二掺杂硅层，以暴露该非晶硅层。该方法还包含下述步骤：沉积钝化层于该源极电极、该漏极电极与该暴露的非晶硅层上方。

在另一实施例中，揭示一种薄膜晶体管制造方法。该方法包含下述步骤：沉积非晶硅层于基板上方，该基板具有形成在其上的栅极电极与栅极介电层。该方法还包含下述步骤：沉积掺杂硅层于该非晶硅层上。该掺杂硅层具有从和该非晶硅层接触的第一表面向和该第一表面相对的第二表面降低的电阻率。该方法还包含下述步骤：沉积金属层于该掺杂硅层的该第二表面上；图案化该金属层，以形成源极电极与漏极电极；及图案化该掺杂硅层，以暴露该非晶硅层。该方法还包含下述步骤：沉积钝化层于该源极电极、该漏极电极与该暴露的非晶硅层上方。

附图说明

可通过参考本发明的实施例来详细了解本发明的特征，该些特征简短地在前面概述过，其中该些实施例在附图中示出。但是应注意的是，附图仅示出本发明的典型实施例，因此其不应被视为对本发明范畴的限制，因为本发明可允许其他等效实施例。

图1A-1H为TFT结构100在各个制造阶段中的剖视图。

图2为一图表，其显示根据一实施例的用在一些腔室的沉积速率对电阻率关系。