[发明专利]硅通孔工艺中的硅基板背面蚀刻用蚀刻液及使用该蚀刻液的具有硅通孔的半导体芯片的制造方法无效
| 申请号： | 201080050770.7 | 申请日： | 2010-11-08 |
| 公开（公告）号： | CN102598224A | 公开（公告）日： | 2012-07-18 |
| 发明（设计）人： | 外赤隆二;藤音喜子 | 申请（专利权）人： | 三菱瓦斯化学株式会社 |
| 主分类号： | H01L21/308 | 分类号： | H01L21/308;H01L21/306;H01L21/3205;H01L23/52 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇;李茂家 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 硅通孔 工艺 中的 硅基板 背面 蚀刻 使用 具有 半导体 芯片 制造 方法 | ||
1.一种硅通孔工艺中的硅基板背面蚀刻用蚀刻液，其含有氢氧化钾、羟胺和水。
2.根据权利要求1所述的蚀刻液，其中，氢氧化钾的含量为10～50质量%，羟胺的含量为8～40质量%。
3.根据权利要求1或2所述的蚀刻液，其中，硅基板具有再布线和连接塞，该连接塞突出于未设有再布线的硅基板背面。
4.根据权利要求3所述的蚀刻液，其中，连接塞由选自多晶硅、铜、钨中的至少1种形成。
5.一种三维多芯片半导体装置用半导体芯片的制造方法，其具有使用权利要求1～4中任一项所述的蚀刻液的硅基板背面蚀刻工序。
6.根据权利要求5所述的半导体芯片的制造方法，其中，所述硅基板背面蚀刻工序依次具有在覆盖连接塞的绝缘层被硅基板覆盖的状态下使硅基板减薄的硅基板减薄工序（1）、和使被所述绝缘层覆盖的连接塞突出的硅基板减薄工序（2），且至少在该硅基板减薄工序（2）中使用权利要求1～4中任一项所述的蚀刻液。
7.根据权利要求6所述的半导体芯片的制造方法，其中，所述硅基板减薄工序（1）结束时的硅基板背面与绝缘层的硅基板背面侧的面之间的距离、以及该硅基板减薄工序（1）结束时的绝缘层的硅基板背面侧的面与所述硅基板减薄工序（2）结束时的硅基板背面之间的距离之和在20～30μm的范围内。
8.根据权利要求6或7所述的半导体芯片的制造方法，其中，连接塞由选自多晶硅、铜、钨中的至少1种形成。
9.根据权利要求5～8中任一项所述的半导体芯片的制造方法，其中，半导体芯片用于三维多芯片半导体装置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三菱瓦斯化学株式会社，未经三菱瓦斯化学株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201080050770.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种扳手
- 下一篇：千层塔石杉总碱的提取方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
