[发明专利]用于混合存储器的系统、方法和装置

权利要求书

1.一种存储设备，包括：

具有第一侧的封装衬底；

附着到所述封装衬底的所述第一侧的混合存储缓冲器芯片，所述混合存储缓冲器包括用于支持与处理器的高速输入/输出（HSIO）接口的HSIO逻辑和用于支持所述HSIO接口上的分组处理协议的分组处理逻辑；以及

垂直地堆叠在所述混合存储缓冲器上的一个或多个存储器瓦片，每个存储器瓦片包括存储器阵列和瓦片输入/输出（I/O）逻辑。

2.根据权利要求1所述的存储设备，其中，所述混合存储缓冲器还包括用于支持事务存储器操作的事务逻辑。

3.根据权利要求1所述的存储设备，其中，所述一个或多个存储器瓦片包括两个或更多个存储器瓦片。

4.根据权利要求3所述的存储设备，还包括：附着到所述封装衬底的集成电源，所述集成电源具有用于向所述两个或更多个存储器瓦片中的至少一些存储器瓦片提供分离的功率供应的多个输出。

5.根据权利要求4所述的存储设备，其中，所述混合存储缓冲器芯片还包括用于单独地控制提供给所述两个或更多个存储器瓦片中的至少两个存储器瓦片的功率的功率供应控制逻辑。

6.根据权利要求3所述的存储设备，其中，所述混合存储缓冲器芯片还包括具有用于向所述一个或多个存储器瓦片中的至少一些存储器瓦片提供分离的功率供应的多个输出的集成电源。

7.根据权利要求6所述的存储设备，其中，所述混合存储缓冲器芯片还包括用于单独地控制提供给所述两个或更多个存储器瓦片中的至少两个存储器瓦片的功率的功率供应控制逻辑。

8.根据权利要求1所述的存储设备，其中，所述混合存储缓冲器通过一个或多个硅通孔而与所述一个或多个存储器瓦片中的每个存储器瓦片电耦合。

9.根据权利要求1所述的存储设备，其中，所述混合存储缓冲器是局部混合存储缓冲器。

10.根据权利要求9所述的存储设备，其中，所述封装衬底包括能够容纳所述局部混合存储缓冲器的腔，并且所述局部存储缓冲器被置于所述腔内。

11.根据权利要求10所述的存储设备，其中，所述两个或更多个存储器瓦片包括邻近所述局部混合存储缓冲器的基底存储器瓦片，所述基底存储器瓦片包括面向所述局部混合存储缓冲器的第一侧，其中，互连再分布层（RDL）被沉积在所述基底存储器瓦片的所述第一侧上。

12.根据权利要求10所述的存储设备，其中，所述混合存储缓冲器芯片通过所述RDL与所述基底存储器瓦片电耦合。

13.根据权利要求10所述的存储设备，其中，所述混合存储缓冲器芯片电耦合到所述封装衬底。

14.根据权利要求1所述的存储设备，其中，每个存储器瓦片是至少部分地基于被编程到与该存储器瓦片相关联的扫描链逻辑中的代码而能单独寻址的。

15.根据权利要求1所述的存储设备，其中，所述混合存储缓冲器芯片包括用于向所述一个或多个存储器瓦片中的至少一些存储器瓦片提供冗余能力的冗余逻辑。

16.根据权利要求15所述的存储设备，其中，所述冗余逻辑包括纠错码。

17.根据权利要求16所述的存储设备，其中，所述纠错码包括BCH（Bose，Ray-Chaudhuri）码。

18.根据权利要求1所述的存储设备，其中，所述存储设备在具有两级或更多级存储器的计算系统中提供第一级存储器，所述系统包括位于所述存储设备外部的第二级存储器，所述第二级存储器具有多个存储器块。

19.根据权利要求18所述的存储设备，其中，所述混合存储缓冲器芯片包括用于存储所述多个存储器块的至少一个子集的地址标签的标签高速缓存器。

20.根据权利要求18所述的存储设备，其中，每个地址标签包括用于禁用存储器页的禁用比特。

21.根据权利要求18所述的存储设备，其中，所述冗余逻辑包括用于确定存储器页的错误率的逻辑和用于在所述存储器页的错误率超过阈值的情况下设置与所述存储器页相对应的禁用比特的逻辑。