[发明专利]MOS器件中导通栅极触点

说明书

技术领域

本发明涉及一种用于MOS组件的导通栅极触点的设置。

背景技术

图1示出了在半导体基底的区域101中形成的传统的MOS RF晶体管100的示意性图示。栅极102延伸横过沟道的宽度，通到栅极的触点103在器件厚（场）氧化层之上位于区域101的一侧。源和漏触点104设置在半导体基底上。

传统的MOS晶体管设计禁止栅极接触沟道的布置，这是因为蚀刻工艺的弱控制会消耗栅极的一部分，尤其是高传导性的硅化物顶层。这种蚀刻过度在触点蚀刻工艺过程中会暴露很少的栅极传导部分以充电，触点蚀刻工艺导致在触点底部的电势增加，可能引起栅极的局部损坏。此外，如图1所示，触点尺寸通常大于图示的栅极长度，从而防止栅极上的触点布置在沟道之上。所有传统的MOS晶体管因此将栅极触点远离沟道设置，越过厚场氧化层，将不对该器件产生影响。

随着栅极长度的减少，栅极阻抗增加，并且可影响晶体管的RF性能。尤其是，随着栅极阻抗增加，沟道阻抗降低，栅极噪声限值了该器件的噪声系数。因此，可期望，减少用于新技术节点的栅极电极薄膜电阻。但是实际上，工艺集成选择会迫使栅极电极变得更加显著有抵抗力。随着特征尺寸减少，由于栅极阻抗的增加，所以低噪声放大器不再能够被设计成利用传统的布局具有特别低的噪声系数。

栅极阻抗特别依赖于栅极的有效宽度。图2显示了MOS晶体管200，其中，栅极202延伸过在两端的场氧化层并且触点203在这些端部的两者都形成。

还能够通过减小沟道的宽度和增加指状物的数量来降低栅极阻抗。但是，这会导致寄生电容和区域上层增加。

图3显示了另一个晶体管布局300，其中，双触点303位于栅极302的每一端，以降低触点对整个阻抗的贡献。

因此，降低栅极阻抗的能力由该器件的布局技术、其他参数变化的效果以及材料特性的限制。因此，需要一种降低MOS器件中栅极阻抗的技术。

以下描述的实施例不限于解决任一或者全部上述缺点。

发明内容

提供该发明内容在于以简化的形式引入构思的一种选择，所述构思在以下的具体实施方式中进一步描述。本发明内容的目的不在于确定要求保护的主题的关键特征或者本质特征，也不在于用作辅助理解要求保护的主题的范围。

提供了一种MOS器件，包括；半导体基底，包括沟道；电极，与沟道绝缘并且至少部分设置在沟道之上；和至少一个通到电极的触点，所述至少一个触点至少部分设置在所述沟道之上。

所述器件可以是晶体管，所述电极是晶体管的栅极。

所述器件可以是变容二极管。

所述至少一个触点可以完全设置在沟道之上。

MOS器件可以包括多个通到电极的触点。

所述触点中的至少一个可以是狭条触点。所述狭条触点可以仅沿着所述触点的长度的一部分连接到金属互连层。

所述至少一个触点可以从源和漏触点到该器件侧向偏移。

所述至少一个触点可以延伸超过电极的周界。

还提供了一种用于如上所述的MOS器件的设计。

还提供了一种包括至少一个如上所述的MOS器件的集成电路。

还提供了一种包括至少一个如上所述的MOS器件的半导体晶片。

还提供了一种设计MOS器件的方法，包括以下步骤：限定半导体基底中的沟道；将电极限定成与沟道绝缘，并使电极至少部分设置在所述沟道之上；限定到所述电极的至少一个触点，所述至少一个触点至少部分设置在沟道之上。

所述方法还包括将描述设计的MOS器件的数据输出到数据载体上用于控制MOS器件的制造的步骤。

还提供了一种存储表示MOS器件用于控制MOS器件的制造的数据的数据载体，其中，所述数据表示MOS器件，所述MOS器件包括半导体基底中限定的沟道、与所述沟道绝缘并至少部分设置在沟道之上的电极以及通到电极的至少一个触点，所述至少一个触点至少部分设置在沟道之上。

还提供了一种制造MOS器件的方法，包括以下步骤：形成半导体基底中的沟道；使电极形成为与沟道绝缘并且使电极至少部分设置在沟道之上；和形成通到电极的至少一个触点，所述至少一个触点至少部分设置在沟道之上。

优选特征可以适当地结合，并将对本领域技术人员是显而易见的，并且可以与本发明的其他方面之一结合。

附图说明

本发明的实施例将通过参照附图的示例进行描述，其中：

图1显示了用于MOSFET的传统布局；

图2显示了用于在栅极的两端具有触点的MOSFET的传统布局；