[发明专利]在镀的过程中保持衬底表面湿润的工艺

说明书

技术领域

本发明总体上涉及半导体衬底处理，尤其是涉及在制造过程中通过集成无电沉积工艺对衬底的处理。

背景技术

在诸如集成电路、存储单元之类的半导体器件的制造中，一系列的制造操作被执行以限定半导体衬底（“衬底”）上的多层次特征。随着器件尺寸降至次微米级，具有多个层次的特征正变得越来越普遍，且为了提供更高的计算能力，对增加器件的密度有持续的需求。

该一系列制造操作涉及在衬底的表面上有选择地移除（蚀刻）或沉积不同的物质。制造操作在具有扩散区的晶体管或电容器器件被制成的衬底层次开始。第一层介电（绝缘）物质被沉积在所制成的晶体管的顶部上。在后续的层次中，互连金属线经过一系列的制造工艺步骤时被图案化（pattern）到作为多薄膜层的基层的顶部上。所述互连金属线以触点的方式电气连接到底层晶体管或电容器器件从而限定期望的电路。图案化的导电层通过介电材料层彼此绝缘。

对大部分的器件互连来说，铜因其相较于铝有较低的电阻率和较低的对电迁移的灵敏度正成为导体的一种选择。电迁移是由离子在导体中的渐进移动引起的物质传输，所述渐进移动因传导电子和扩散金属原子之间的动量传递而来。电迁移降低了集成电路（IC）的可靠性。在最坏的情况下，电迁移会引起一或更多连接的最终缺失，从而导致整个电路的间歇性失效。

图案化铜的一种常用方法被称为铜大马士革工艺（Copper Damascene Process），其中，具有图案化沟道的衬底在阻挡层之后经受铜的互连沉积（镀）工艺。在该沉积工艺中，铜种子层被沉积在图案化沟道的顶部上、沿着底部以及在侧壁上。铜的上表面会用后续的化学-机械抛光（CMP）工艺进行抛光。这样的步骤使得铜线或焊盘被暴露在上表面上的铜金属明确限定，却在横贯衬底表面的电介质之间完全分离。

为了改变或更改铜的表面性质作出了巨大的努力，以便大幅度改善互连铜线的电迁移性能以及利用沉积在铜上的后续材料改善铜的接口性质。其中，通过无电沉积（ELD）利用钴合金帽盖（cap）顶部铜表面被证明是获得所要求的先进纳米器件的集成性能的最有效的技术。ELD在铜线上方允许其他金属的选择性且自催化的沉积，在介电层上方基本没有沉积。该选择性工艺允许保持互连线之间的电气绝缘，同时为铜互连提供必要的帽盖以增强接口的粘结强度并最小化电迁移率。

在铜大马士革工艺中，铜线被阻挡金属封装（encapsulate）在侧面和底部上，并被阻挡/蚀刻停止电介质封装在顶部上。铜/电介质界面具有比铜/阻挡金属接口弱的粘结度，因此铜沉淀主要发生在上表面。在高电流密度的情况下，铜的电迁移（EM）会导致原子在电子流的方向上移动，最终引起器件失效。通过在顶部嵌入阻挡层来改善铜/电介质粘结度的尝试不仅会需要额外的昂贵的图案化程序和蚀刻程序，还会大大增加线的电阻率。嵌入阻挡层的较佳的替代方式是在CMP之后利用选择性ELD工艺对铜添加钴钨磷化物（CoWP）帽盖。已经证明的是，相较于单独使用常规介电层的结构而言，在一些情况下，使用CoWP帽盖导致一到两个数量级的EM生命期改进。然而，对铜添加CoWP帽盖有其自身的问题。例如，无帽盖的铜和在前工艺步骤的副产品会扩散到周围的介电层中。该扩散可引起导电类金属迁移到有孔的介电层中，潜在地导致高漏电。

在帽盖操作之后，接着在将衬底移出镀模块到后续处理模块（比如刷洗模块、化学模块和/或组合的刷-漂洗-以及-干燥模块）用于进一步处理之前，干燥该衬底。该衬底在电介质沉积的下一制造工序之前当然必须在漂洗-和-干燥（rinse-and-dry）模块中被干燥透。但是，在ELD模块和最终漂洗-和-干燥模块之间，衬底的过早（premature）干燥会引起严重的问题。无论ELD模块中的后沉积漂洗多么广泛，低量的金属离子总存在于该衬底的顶部上的液体中。金属离子可以是因衬底表面上的水溶液中的金属的不断分解而产生的钴离子。随后在ELD模块中的衬底干燥工艺可以是甩干工艺（spin-dry process）。甩干工艺总是在衬底表面的某些区域上留下很薄的液体层，该流体层当然包括较高浓度的金属离子，因为它最接近于金属表面。金属离子一旦溶解，其便不会只位于金属线或焊盘上方，还会在液体层中水平扩散。