[发明专利]源极跟随器输入缓冲器

权利要求书

1.一种设备，其包括：

偏置电路，其具有：

具有第一电容的第一电容器，其接收输入信号的第一部分；及

一对级联晶体管，其中所述第一电容器耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；

具有第二电容的开关电容器电路；及

源极跟随器缓冲器，其耦合到所述偏置电路及所述开关电容器电路，其中所述源极跟随器接收所述第二偏置电压及接收所述输入信号的第二部分，且其中所述源极跟随器包含具有第三电容的第二电容器，且其中第一电容与经组合的第二及第三电容的比率至少为一。

2.根据权利要求1所述的设备，其中所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述多个源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的所述第二部分。

3.根据权利要求1所述的设备，其中所述第一级联晶体管进一步包括第一NMOS晶体管，所述第一NMOS晶体管在其栅极处接收所述第一偏置电压，且其中所述第二级联晶体管是第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极，且其中所述第一电容器耦合到所述第二NMOS晶体管的所述漏极。

4.根据权利要求3所述的设备，其中所述偏置电路进一步包括电流源，所述电流源耦合到所述第一NMOS晶体管的所述漏极。

5.根据权利要求4所述的设备，其中所述源极跟随器缓冲器进一步包括：

第三NMOS晶体管，所述第三NMOS晶体管在其栅极处接收所述输入信号的所述第二部分且在其源极处耦合到所述第二电容器；及

第四NMOS晶体管，所述第四NMOS晶体管在其栅极处耦合到所述第二NMOS晶体管的所述栅极且在其漏极处耦合到所述第三NMOS晶体管的所述源极。

6.根据权利要求5所述的设备，其中所述第三NMOS晶体管的主体耦合到所述第二电容器。

7.根据权利要求6所述的设备，其中所述比率为10∶1。

8.根据权利要求1所述的设备，其中所述开关电容器电路是取样保持S/H电路。

9.一种设备，其包括：

偏置电路，其具有：

具有第一电容的第一电容器，其接收输入信号的第一部分；及

一对级联晶体管，其中所述第一电容器耦合到在所述级联晶体管之间的节点，且其中所述级联对的第一级联晶体管接收第一偏置电压，且其中所述级联晶体管对的第二级联晶体管接收第二偏置电压；

源极跟随器缓冲器，其耦合到所述偏置电路以便接收所述第二偏置电压及接收所述输入信号的第二部分，其中所述源极跟随器包含具有第二电容的第二电容器；

S/H电路，其耦合到具有第三电容的所述源极跟随器缓冲器，其中所述第一电容与经组合的第二及第三电容的比率至少为一；

模/数转换器ADC管线，其耦合到所述S/H电路；及

时钟电路，其耦合到所述S/H电路及所述ADC管线。

10.根据权利要求9所述的设备，其中所述源极跟随器缓冲器进一步包括多个源极跟随器缓冲器，所述源极跟随器缓冲器各自耦合到所述偏置电路且各自接收所述输入信号的所述第二部分，且其中所述S/H电路进一步包括多个S/H电路，所述多个S/H电路各自耦合到所述源极跟随器缓冲器中的至少一者，且其中所述ADC管线进一步包括多个ADC管线，所述多个ADC管线各自耦合到所述S/H电路中的至少一者。

11.根据权利要求10所述的设备，其中所述设备进一步包括多路复用器，所述多路复用器耦合到每一ADC管线。

12.根据权利要求9所述的设备，其中所述第一级联晶体管进一步包括第一NMOS晶体管，所述第一NMOS晶体管在其栅极处接收所述第一偏置电压，且其中所述第二级联晶体管是第二NMOS晶体管，所述第二NMOS晶体管在其漏极处耦合到所述第一NMOS晶体管的源极且在其栅极处耦合到所述第一NMOS晶体管的漏极，且其中所述第一电容器耦合到所述第二NMOS晶体管的所述漏极。

13.根据权利要求12所述的设备，其中所述偏置电路进一步包括电流源，所述电流源耦合到所述第一NMOS晶体管的所述漏极。