[发明专利]堆叠式双电感结构

权利要求书

1.一种实施在一半导体集成电路IC内的双电感结构，该双电感结构包含：

一第一电感器，其包含第一多个线圈；

其中该第一多个线圈中的各个线圈配置在多个导电层中的一不同层内，其中该第一多个线圈是垂直堆叠且与一垂直轴为同中心；

一第二电感器，其包含第二多个线圈，其中该第二多个线圈中的各个线圈是配置在该多个导电层中的一不同层内；

其中该第二多个线圈是垂直堆叠且与该垂直轴为同中心；且

其中，在各个导电层内，该第二多个线圈中的一个线圈是配置在该第一多个线圈中的一个线圈的一内围之内。

2.如申请专利范围第1项的双电感结构，其中该第一多个线圈中的各个线圈是包含一单匝以及一如同该第一多个线圈中的各个其他线圈的相同线宽。

3.如申请专利范围第1项或第2项的双电感结构，其中该第二多个线圈中的各个线圈包含至少一匝以及如同该第二多个线圈中的各个其他线圈的一相同线宽与一相同匝数。

4.如申请专利范围第1项至第3项中任一项的双电感结构，其还包含：

该第一电感器的一第一端子，其耦接到该IC的一输入垫；

该第二电感器的一第一端子，其耦接到该IC的一内部节点；

其中该第一电感器的该第一端子与该第二电感器的该第一端子配置在该多个导电层中最远离该IC的一基板的导电层；

一第二端子，其耦接到该第一电感器与该第二电感器；

其中该第三端子配置在该多个导电层中最接近该基板的导电层；且

其中该第二端子是电气串联耦接该第一电感器与该第二电感器。

5.如申请专利范围第1项至第3项中任一项的双电感结构，其还包含：

该第一电感器的一第一端子，其耦接到该IC的一输入垫；

该第二电感器的一第一端子，其耦接到该IC的一内部节点；

其中该第一电感器的该第一端子与该第二电感器的该第一端子配置在该多个导电层中最接近该IC的一基板的导电层；

一第二端子，其耦接到该第一电感器与该第二电感器；

其中该第二端子配置在该多个导电层中最远离该基板的导电层；且

其中该第二端子是电气串联耦接该第一电感器与该第二电感器。

6.如申请专利范围第1项至第5项中任一项的双电感结构，其中该第一多个线圈中的一个线圈与该第二多个线圈中的一个线圈，在一相同导电层内，是配置以在一相同方向流通电流。

7.如申请专利范围第1项至第6项中任一项的双电感结构，其中该第一多个线圈的线宽大于该第二多个线圈的线宽。

8.如申请专利范围第7项的双电感结构，其中该第二多个线圈中的各个线圈包含一大于该第一多个线圈中的各个线圈的匝数以大致产生一相同的电感值予该第一电感器与该第二电感器。

9.如申请专利范围第1项至第8项中任一项的双电感结构，其中该第一电感器的该第一多个线圈与至少一个通孔串联耦接且该第二电感器的该第二多个线圈与至少一个通孔串联耦接。

10.如申请专利范围第1项至第9项中任一项的双电感结构，其中该第一电感器的电感值大约等于该第二电感器的电感值。

11.一种在一半导体集成电路IC内实施双电感结构的方法，该方法包含：

配置一第一导电层，其包含一第一电感器的一第一线圈与一第二电感器的一第一线圈；

其中该第二电感器的该第一线圈配置在该第一电感器的该第一线圈内；

配置一第一绝缘层于该第一导电层上，且

配置一第二导电层于该第一绝缘层上，该第二导电层包含该第一电感器的一第二线圈与该第二电感器的一第二线圈；

其中该第一及第二导电层是经由第一通孔电气耦合，该第一通孔形成通过该第一绝缘层的垂直导电通道；

其中该第一电感器的该第一及第二线圈垂直堆叠且同心于该垂直轴；

其中该第二电感器的该第一及第二线圈垂直堆叠且同心于该垂直轴；且

其中，于该第一及第二导电层的每个内，该第二多个线圈的一线圈中，该第二多个线圈的一线圈配置于该第一多个线圈的一线圈的内周内。