[发明专利]堆叠式双电感结构

说明书

技术领域

在此说明书内所揭示的实施例关于半导体集成电路(IC,integrated circuit)。更特别而言，实施例关于实施在IC内的双电感结构。

背景技术

提供到半导体集成电路(IC)的输入讯号的频率是已经与时俱进而稳定地提高。由于IC输入讯号达到具有频率为大约千兆赫或更大的射频(RF,radio frequency)范围，在IC输入节点的复阻抗变大。IC输入节点的复阻抗会在输入讯号源与IC输入节点之间引起阻抗匹配问题。在输入讯号源与IC输入节点之间的阻抗不匹配会造成部分的输入讯号功率为从输入节点反射回到输入讯号源。输入讯号功率的反射引起输入讯号功率之无效率的递送到输入节点。

复阻抗是关联于耦接到IC输入节点的装置的多个小电容与电感的函数。此等小电容与电感可包括闸极电容、关联于互连线的电感与电容、封装接合线电感、关联于输入垫的电容、关联于静电放电结构的电容、等等。由于形成复阻抗的小电容与电感是在较高频时而变得较大，阻抗不匹配倾向在较高频时而增大。此等阻抗不匹配导致在输入节点频宽的降低。

为了避免讯号功率损失，RF系统是在各个RF输入与RF输出努力呈现为纯电阻性的阻抗，典型为50欧姆。为了抵消在IC输入节点的复阻抗，具有删除复阻抗的意图作用的匹配网路可被实施在各个IC输入节点。一个此类的匹配网路是T型线圈网路。概括而言，T型线圈网路包括其电气串联耦接的二个电感器且输入负载是在该二个电感器之间的耦接点而电气耦接到T型线圈网路。T型线圈网路可降低或删除其关联于在IC输入节点的电容负载的复阻抗。在IC输入节点的T型线圈网路之实施可增大该输入节点的频宽。此外，举例来说，T型线圈网路可藉由降低回流损失、减小位元误差率、提高功率增益、等等而改良在输入节点的RF系统性能。

发明内容

在此说明书内所揭示的实施例关于半导体集成电路(IC)，且更特别关于实施在IC内的双电感(DI,dual inductor)结构。该种DI结构可包括第一电感器，其包括第一多个线圈。第一多个线圈中的各个线圈可被配置在多个导电层中的不同层内。第一多个线圈可被垂直堆叠且与垂直轴为同中心。该种DI结构可还包括第二电感器，其包括第二多个线圈。第二多个线圈中的各个线圈可被配置在多个导电层中的不同层内。第二多个线圈可被垂直堆叠且与垂直轴为同中心。在各个导电层内，第二多个线圈中的一个线圈可被配置在第一多个线圈中的一个线圈的内围之内。

第一多个线圈中的各个线圈可具有单匝以及如同第一多个线圈中的各个其他线圈的相同线宽。第二多个线圈中的各个线圈可具有至少一匝以及如同第二多个线圈中的各个其他线圈的相同匝数与相同线宽。

在一个观点中，该种DI结构可包括：第一电感器的第一端子，其耦接到IC的输入垫；及，第二电感器的第一端子，其耦接到IC的内部节点。第一电感器的第一端子与第二电感器的第一端子可被配置在多个导电层中最远离IC基板的导电层。该种DI结构可还包括第二端子，其耦接到第一电感器与第二电感器。第二端子可被配置在多个导电层中最接近基板的导电层。第二端子可电气串联耦接第一电感器与第二电感器。

在另一个观点中，该种DI结构可包括：第一电感器的第一端子，其耦接到IC的输入垫；及，第二电感器的第一端子，其耦接到IC的内部节点。第一电感器的第一端子与第二电感器的第一端子可被配置在多个导电层中最接近IC基板的导电层。该种DI结构可还包括第二端子，其耦接到第一电感器与第二电感器。第二端子可被配置在多个导电层中最远离基板的导电层。第二端子可电气串联耦接第一电感器与第二电感器。

在相同导电层内，第一多个线圈中的一个线圈与第二多个线圈中的一个线圈可被构成以相同方向流通电流。在另一个观点中，第一多个线圈的线宽可为大于第二多个线圈的线宽。在此情形，第二多个线圈中的各个线圈可包括大于第一多个线圈中的各个线圈的每线圈匝数以对于第一电感器与第二电感器产生大约相同的电感值。

第一电感器的第一多个线圈可与至少一个通孔为串联耦接。第二电感器的第二多个线圈亦可与至少一个通孔为串联耦接。第一电感器的电感值可为大约等于第二电感器的电感值。