[发明专利]用于将IC晶粒或晶片接合到TSV晶片的双载体

说明书

技术领域

公开的实施例涉及集成电路（IC）组装工艺，并更具体涉及将晶粒或晶片结合/键合到包含TSV的晶片。

背景技术

为了使用标准倒装组装技术以面对面方式堆叠IC晶粒，通过将第一变薄IC晶粒然后将第二变薄IC晶粒（例如，25到150μm厚的变薄晶粒）结合到封装衬底（例如PCB）上，组装以连续方式常规执行。在典型的装配中，第一IC晶粒可以是包含TSV的晶粒，该晶粒面向上（即，有源电路/顶侧）安装在封装衬底的表面上，其中TSV形成与封装衬底表面上焊盘的接合点。然后一般执行毛细管底部填充。第二IC晶粒然后一般倒装（FC）安装到第一IC晶粒的顶侧。

伴随该常规顺序堆叠晶粒组装技术的问题包括伴随经凸点的晶粒到晶粒接合的困难，因为安装在封装衬底上的第一IC晶粒可以具有显著的翘曲/弓形。另外，由于两个IC晶粒都变薄并且顶侧在组装期间暴露，因此IC晶粒处理一般是困难的，并可以由于破裂的IC晶粒或IC晶粒的刮擦导致收得率损失。

堆叠晶粒也可以由晶粒到晶片方法（D2W）形成。在一个已知的D2W方法中，晶粒-晶片堆叠通过使用结合到TSV晶片顶侧的载体晶片使TSV晶片变薄（例如，到<100μm厚），从而在TSV晶片的底侧上暴露TSV尖端。然后移除载体晶片，并然后将IC晶粒结合到变薄TSV晶片的顶侧。然而，变薄TSV晶片的翘曲可以使与IC晶粒的接合/结合复杂化。例如，如在本领域中已知，翘曲导致不重合/未对准的接合，这些接合减少触点面积，这提高接合点的触点电阻，特别是对于细距焊盘，并可以甚至导致开路触点。

此外，常规的薄晶粒-晶片堆叠难以处理，这可以导致刮擦和破裂的可能性。在第二已知D2W方法中，变薄的IC晶粒结合到TSV晶片的顶部，并且然后使TSV从它的底侧变薄，从而在TSV晶片的底侧上暴露TSV。由于在TSV晶片尖端暴露期间TSV晶片的翘曲/弯曲（其随着晶片变薄开始而增加），因此该第二已知D2W方法可以导致显著的TSV尖端高度变化，包括跨个体IC晶粒的显著高度变化，这可以在晶粒堆叠的TSV尖端到封装衬底的随后结合期间导致结合问题。

晶片到TSV晶片（W2W）的结合分担上面关于D2W方法描述的相同挑战中的一些。因此，需要将晶粒或晶片结合到包含TSV的晶片的新组装工艺。

发明内容

公开的实施例提供针对如下问题的解决方案：即将晶粒或晶片结合到包含TSV的晶片从而形成包含电子制品的堆叠TSV晶片时的上述翘曲/弓形和刮擦，这些电子制品可以被切成单个从而形成包括至少一个TSV晶粒的薄晶粒堆叠。使用具有第一脱粘温度的第一粘合材料，将第一载体晶片安装到包含多个IC晶粒的TSV晶片的顶面。然后使TSV晶片从它的底侧变薄以形成变薄的TSV晶片，从而暴露嵌入的TSV尖端。由于平坦载体晶片在变薄期间支撑TSV晶片，因此导致的TSV尖端高度变化与上面描述的第二D2W方法相比显著减少。

由于第一载体晶片仍结合到TSV晶片的顶部，所以然后使用第二粘合材料将第二载体晶片安装到TSV晶片的底侧，从而将TSV晶片夹在中间。第二粘合材料具有比第一粘合材料的脱粘温度高的第二脱粘温度。然后通过加热到高于第一脱粘温度但低于第二脱粘温度的温度，将第一载体晶片从TSV晶片的顶侧选择性移除，因此第二载体晶片保持附着到TSV晶片。

可以包含单个化的IC晶粒或晶片的至少一个第二IC晶粒然后在变薄TSV晶片的顶侧上结合到多个TSV晶粒，从而形成包含电子制品的堆叠TSV晶片。由于在单个化的IC晶粒或晶片的结合期间TSV晶片由第二载体晶片支撑，因此翘曲/弓形显著减少，这降低接合点的接点电阻，并且导致改善通过包含电子制品的堆叠TSV晶片的单个化切割（例如锯切）生成的单个化的堆叠IC晶粒的电路性能和可靠性。

附图说明

公开的实施例参考附图描述，其中：

图1是根据公开实施例的流程图，示出示例方法中的步骤，该方法用于从包括多个TSV晶粒的TSV晶片形成包含电子制品的堆叠TSV晶片，该多个TSV晶粒中每个都包括具有嵌入的TSV尖端和至少一个第二IC晶粒的TSV前体。

图2A-G根据公开实施例示出与示例双载体FC方法关联的连续剖面图，该示例双载体FC方法用于形成晶粒-TSV晶片堆叠或晶片-TSV晶片堆叠。

图3A-H根据公开实施例示出与示例无模具组装流程关联的连续剖面图，该示例无模具组装流程用于从晶粒-晶片堆叠形成单个化的晶粒堆叠，并然后将单个化的晶粒堆叠结合到封装衬底。