[发明专利]多层印刷配线板及其制造方法

说明书

技术领域

本发明涉及多层印刷配线板及其制造方法，该多层印刷配线板构成为，为了使分别设置在多个基板上的导电层连接，在设置于基板上的通孔中填充导电性膏。

背景技术

近几年，在电子设备领域中，伴随电子设备的高密度化或小型化等，印刷配线板被用于多种用途。其中，已知为了形成较多的配线而将多个基板层叠而成的多层印刷配线板。多层印刷配线板具有：第1导电层，其设置在第1基板上；以及第2导电层，其设置在第2基板上。通过在第2基板上设置通孔，对设置有该通孔的基板实施镀敷，从而使第1导电层和第2导电层电连接。

然而，在对基板实施镀敷的情况下，如果通孔的壁面或底面没有充分进行除胶渣，则电连接的可靠性存在问题，不能实现配线图案的细间距化。并且，由于需要制作镀敷掩膜，因此不能降低成本，另外，由于产生镀敷废液，因此对环境造成的负担也很高。

例如，在专利文献1中公开了下述方法，即，分别制作第1层叠体和第2层叠体，将这些层叠体层叠而制造多层印刷配线板。在该文献中公开了下述技术，即，为了使第1导电层和第2导电层电连接，在贯穿第2基板的通孔中填充导电性膏，而代替实施镀敷。

具体而言，首先，如图7（a）、（b）所示，准备设置有第1导电层112的第1基板111，然后在第1基板111的与第1导电层112相反一侧的表面上设置粘结剂层160。接着，如图7（c）、（d）所示，在第1导电层112上形成规定的配线图案后，将由粘结剂层131和树脂膜132形成的覆盖膜130贴合在第1导电层112上。接着，如图7（e）、（f）所示，在粘结剂层160上设置遮蔽带170，然后形成贯穿第1基板111的通孔104。接着，如图7（g）、（h）所示，通过在通孔104中填充导电性膏105后，将遮蔽带170剥离，从而制造出第1层叠体。

而且，如图8（a）、（b）所示，准备设置有第2导电层122的第2基板121，然后在第2基板121的与第2导电层122相反一侧的表面上设置粘结剂层160。接着，如图8（c）、（d）、（e）所示，在第2导电层122上形成规定的配线图案，然后在粘结剂层160上设置遮蔽带170，进而，形成贯穿第2基板121的通孔102。接着，如图8（f）、（g）所示，通过在通孔102中填充导电性膏103，然后将遮蔽带170剥离，从而制造出第2层叠体。

并且，如图9（a）、（b）所示，对第1层叠体和第2层叠体进行位置对齐，将第1层叠体、第2层叠体和另外的导电层113层叠。接着，如图9（c）、（d）所示，在最外层即另外的导电层113上形成规定的配线图案，然后使由粘结剂层141和树脂膜142形成的覆盖膜140与另外的导电层113贴合。而且，通过在第2导电层122上贴合由粘结剂层151和树脂膜152形成的覆盖膜150，从而制造出多层印刷配线板101。

然而，在专利文献1记载的多层印刷配线板中，如图9（a）所示，将导电性膏填充至通孔中后，将2个基板层叠。因此，很难以与覆盖膜130的开口相对的方式对导电性膏103进行位置对齐。因此，也考虑在将多个基板层叠后形成通孔，然后填充导电性膏的方法。但是，在这种方法的情况下，由于通孔变长，因此不能将导电性膏充分填充到通孔内。因此，存在覆盖通孔的覆盖膜的粘结剂层熔融而与导电性膏混合后进入通孔中的可能性，从而使得第1导电层和第2导电层之间的电连接无法得到充分的可靠性。

专利文献1：日本专利第3996521号公报

发明内容

本发明的目的在于提供一种多层印刷配线板及其制造方法，其使得利用导电性膏实现的第1导电层和第2导电层的电连接的可靠性得到提高。

为了解决上述课题，根据本发明的第一技术方案，可提供一种多层印刷配线板，具有：第1导电层，其设置在第1基板上；第2导电层，其设置在第2基板上；通孔，其贯穿第2基板及第2导电层，并且具有由第1导电层形成的底面；以及覆盖膜，其以覆盖通孔的方式设置。在通孔中填充有导电性膏，该导电性膏含有作为导电性填料的平板状填料。

根据该结构，填充在通孔中的导电性膏含有作为导电性填料的平板状填料。该导电性膏与现有的导电性膏相比，表现出较低的流动性，因此，可以抑制构成覆盖膜的粘结剂层的材料与导电性膏混合后进入通孔中。由此，可以可靠地进行填充在通孔中的导电性膏与位于通孔底面的第1导电层的电连接。因此，提高由导电性膏进行的第1导电层与第2导电层的电连接的可靠性。

在上述多层印刷配线板中，优选平板状填料相对于导电性填料整体的比例为67至100质量%。