[发明专利]用于实现编程序列以增强晶元交错的系统和方法

说明书

技术领域

本申请一般涉及管理存储器系统中的数据。更具体地，本申请涉及实现改进的编程序列以增强可再编程的非易失性半导体快闪存储器中的晶元（die）交错（interleave）的存储器系统。

背景技术

当向传统的快闪存储器系统中的多个晶元写数据时，系统控制器通常利用编程序列，在该编程序列中，在处理（transaction）期间，在数据被写到晶元的较低页之前，数据被写到相同晶元的较高页。由于在将数据写到晶元的较高页之后晶元的缓存用于释放的时间量，在系统控制器可以执行向晶元的较低页写入之前的处理期间，系统控制器必须经常空闲地等待达相当长的时间段。

发明内容

为了应对减少系统控制器在处理期间必须空闲等待的时间量的需要，在此公开了用于顺序地向存储器器件写数据的方法和系统，其通过在向晶元的较高页写数据之前的处理期间向该晶元的较低页写数据来减少存储器系统必须等待存储器器件的缓存释放的时间量。

根据一个方面，公开了用于向诸如通用串行总线（USB）存储器器件的存储器器件顺序地写入数据的方法。在包括第一晶元和第二晶元的存储器器件中，第一晶元和第二晶元的每个包括多页，接收第一数据集。第一数据集被写到第一晶元和第二晶元的一页或多页。

在将所述第一数据集写到第一晶元和第二晶元的一页或多页之后，接收第二数据集。将所述第二数据集的第一部分写到第二晶元的较低页，并且在将所述第二数据集的第一部分写到第二晶元的较低页之后，将所述第二数据集的第二部分写到所述第二晶元的较高页。

在一些实现方式中，可以在将所述第二数据集的第一部分写到所述第二晶元的较低页之前，将所述第二数据集的第三部分写到所述第一晶元的较高页。此外，可以在将所述第二数据集的第二部分写到所述第二晶元的较高页之后，将所述第二数据集的第四部分写到所述第一晶元的较低页。

根据另一方面，公开了用于向诸如USB存储器器件的存储器器件顺序地写入数据的另一方法。在包括第一晶元和第二晶元的存储器器件中，第一晶元和第二晶元的每个包括多页，将数据集的第一部分写到第一晶元的较高页。在将所述数据集的第一部分写到第一晶元的较高页之后，将所述数据集的第二部分写到第二晶元的较低页。在将所述数据集的第二部分写到第二晶元的较低页之后，将所述数据集的第三部分写到第二晶元的较高页。在将所述数据集的第三部分写到第二晶元的较高页之后，将所述数据集的第四部分写到第一晶元的较低页。

根据另一方面，公开了包括通信接口、存储器单元和处理器的诸如USB存储器器件的存储器器件。存储器单元包括第一晶元和第二晶元，第一晶元和第二晶元的每个包括多页。

处理器将通过通信接口接收的数据顺序地写到第一晶元和第二晶元的一页或多页。该处理器被配置为通过所述通信接口接收第一数据集，并将所述第一数据集写到第一晶元和第二晶元的一页或多页。该处理器被配置为在将所述第一数据集写到第一晶元和第二晶元的一页或多页之后，通过所述通信接口接收第二数据集。该处理器还被配置为将所述第二数据集的第一部分写到第二晶元的较低页；以及在将所述第二数据集的第一部分写到第二晶元的较低页之后，将所述第二数据集的第二部分写到所述第二晶元的较高页。

在浏览以下附图、详细描述和权利要求书之后，其他特征和优点将变得显而易见。另外，公开了其他实施例，并且这些实施例的每个可以单独使用或者组合在一起使用。现在将参考附图描述实施例。

附图说明

图1例示与具有包含多个晶元的多库（multi-bank）非易失性存储器的存储器系统连接的主机。

图2是用在图1的多晶元非易失性存储器中的示例的快闪存储器系统控制器的示例框图。

图3是适合作为图1所示的非易失性存储器库之一的示例的一个快闪存储器库。

图4是可以用在图3的存储器库中的存储器单元阵列的代表电路图。

图5例示图3的存储器库的示例物理存储器组织的例子。

图6a示出图5的物理存储器的一部分的展开图。

图6b例示操作以在存储器单元中存储两位数据的MLC存储器中的电荷水平。

图7例示两晶元存储器系统。

图8a和8b是用于实现顺序地向存储器器件写数据的修改的编程序列的方法的流程图，该方法减少在向第一晶元和第二晶元的一页或多页写数据时系统控制器必须等待缓存释放的时间量。

具体实施方式